设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 关于questasim对systemverilog的语法支持程度问题 ...

12 / 2 页

返回列表发新帖

楼主: 1216exit

[求助] 关于questasim对systemverilog的语法支持程度问题

发表于 2011-9-26 16:16:07 | 显示全部楼层

不懂，同问！

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2012-4-26 18:16:39 | 显示全部楼层

10.0确定可以吗

回复支持反对

使用道具举报

发表于 2012-5-24 14:12:04 | 显示全部楼层

6.5及以上版本都支持automatic，program没用过，不知道。

回复支持反对

使用道具举报

发表于 2012-6-5 23:02:00 | 显示全部楼层

eeeeeeeeeeeeee

回复支持反对

使用道具举报

发表于 2012-6-29 16:52:52 | 显示全部楼层

纠结啊，，，，看10.0的了。。

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-11 21:04 , Processed in 0.015336 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表