设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (139) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30185|排名: 6 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 低功耗芯片设计研讨会 | 5.29上海、6.5武汉、6.12深圳(免费 参会有好礼) attach_img jackzhang 2024-5-16 22988 jing_guo 3 天前
全局置顶 隐藏置顶帖 忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频） jackzhang 2024-3-8 012990 jackzhang 2024-3-15 09:26
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5229492 xder4213 2024-5-16 11:36
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 814400 hzmscut 3 小时前
      
[原创] 求一篇论文 attachment New takeshineshiro 昨天 22:03 1109 aiolos65 20 小时前
悬赏 [求助] 求助cordic代码 新人帖 - [悬赏 50 信元资产] New 毛毛球 昨天 15:49 0122 毛毛球 昨天 15:49
[资料] CICC2024下载连接 attachment New mininote2133 昨天 11:06 5149 zoe0615 11 小时前
[讨论] 不加时序约束的综合和加时序约束的综合面积应该差多少？？ New scutlee 昨天 09:53 2113 jinfeier 11 小时前
悬赏 [求助] ICC2: datapath delay相关问题 - [悬赏 50 信元资产] New Pacific-Feng 昨天 00:01 1103 zero_0 5 小时前
悬赏 [求助] design compiler 合成相關問題 - [已解决] New Pacific-Feng 前天 23:57 4105 OsrisGZY 昨天 11:33
[讨论] 汽车电子功能安全中锁步方式、故障处理方式讨论 New 点灯小能手 前天 17:13 187 点灯小能手 半小时前
[求助] genus 综合 reset fanout问题 New tomyang2008 前天 10:14 379 zero_0 5 小时前
[求助] APB总线仿真 attach_img New zhanghanqing 前天 09:33 7125 gaurson 2 小时前
[求助] binary to thermometer decoder设计 New wayward 3 天前 0112 wayward 3 天前
[讨论] ICG怎么样插入？？ New scutlee 3 天前 7169 869053983 2 小时前
[讨论] FPGA 的IOBUF和clock BUF New scutlee 4 天前 1105 774110102 3 天前
[资料] 苏黎世联邦理工 ETH Zurich：Digital Design and Computer Architect 新人帖 attachment New Jinkui 4 天前 3204 A1985 3 天前
[求助] 新人请教关于design_vision软件问题 新人帖 attach_img New zr0243 4 天前 0178 zr0243 4 天前
[讨论] vivado的clk_wiz New scutlee 6 天前 2126 scutlee 9 小时前
[讨论] vivado时序违例 New scutlee 7 天前 3179 scutlee 4 天前
[讨论] vivado出现时序违例 New scutlee 7 天前 087 scutlee 7 天前
[原创] NVMe over PCIe 逻辑加速引擎 attach_img xianuser 7 天前 1171 xidianuser 4 天前
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？ scutlee 7 天前 1120 Wade_ 7 天前
[资料] Cortex M0 + USB2.0 IP SOC设计例程 attach_img dodoee 7 天前 2293 kk2009 5 天前
[讨论] 多少bit的寄存器加ICG比较好？？ scutlee 7 天前 0134 scutlee 7 天前
[讨论] FPGA的GPIO scutlee 2024-5-16 7277 ee_wang7788 4 天前
悬赏 [求助] 请问我用蒙特卡洛仿真，单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢？ - [悬赏 30 信元资产] intentydh 2024-5-16 0235 intentydh 2024-5-16 23:09
[求助] ICG综合时序违约 南波湾001 2024-5-16 2165 darlingwqm 4 天前
[求助] fpga 新人帖 UHYGVYUUYV 2024-5-16 2150 霍格沃兹 7 天前
[讨论] vivado 的ILA不在最顶层例化可以吗 scutlee 2024-5-16 1129 waniwa 2024-5-16 19:42
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束 h2o_freely 2024-5-16 294 h2o_freely 2024-5-16 17:28
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error openbox 2024-5-16 2126 openbox 3 天前
[讨论] clock gate 的 enable 信号需要同步吗？？ scutlee 2024-5-15 2166 scutlee 2024-5-16 09:56
悬赏 [求助] technology defined minimum cell pin width - [已解决] Pacific-Feng 2024-5-15 1158 ebyee 7 天前
悬赏 [求助] dc综合 tri - [悬赏 200 信元资产] LLLHY123123 2024-5-15 6219 jinfeier 11 小时前
[求助] 超前进位加法器求助 attach_img cyf232 2024-5-15 4171 cyf232 2024-5-15 15:40
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？ scutlee 2024-5-15 072 scutlee 2024-5-15 10:54
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了 j1j1j1 2024-5-15 5340 rvisk 7 天前
[讨论] vivadode vio和ila是什么关系？？ scutlee 2024-5-15 1130 shiyinjita 2024-5-16 09:45
下一页 »
12345678910... 863下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-24 20:27 , Processed in 0.056791 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块