设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (139) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30186|排名: 25 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部悬赏  悬赏  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 低功耗芯片设计研讨会 | 5.29上海、6.5武汉、6.12深圳(免费 参会有好礼) attach_img jackzhang 2024-5-16 23304 jing_guo 昨天 23:30
全局置顶 隐藏置顶帖 忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频） jackzhang 2024-3-8 013127 jackzhang 2024-3-15 09:26
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5229938 xder4213 2024-5-16 11:36
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 814557 hzmscut 前天 16:35
      
[求助] synplify XMR cross module reference 生成了black box New icdv_后生 2 小时前 014 icdv_后生 2 小时前
[原创] 求一篇论文 attachment New takeshineshiro 3 天前 1125 aiolos65 前天 00:20
悬赏 [求助] 求助cordic代码 新人帖 - [悬赏 50 信元资产] New 毛毛球 3 天前 0165 毛毛球 3 天前
[资料] CICC2024下载连接 attachment New mininote2133 3 天前 7232 azen812 17 小时前
[讨论] 不加时序约束的综合和加时序约束的综合面积应该差多少？？ New scutlee 3 天前 2127 jinfeier 前天 09:09
悬赏 [求助] ICC2: datapath delay相关问题 - [悬赏 50 信元资产] New Pacific-Feng 3 天前 1146 zero_0 前天 14:44
悬赏 [求助] design compiler 合成相關問題 - [已解决] New Pacific-Feng 4 天前 4138 OsrisGZY 3 天前
[讨论] 汽车电子功能安全中锁步方式、故障处理方式讨论 New 点灯小能手 4 天前 2105 点灯小能手 8 小时前
[求助] genus 综合 reset fanout问题 New tomyang2008 4 天前 397 zero_0 前天 14:55
[求助] APB总线仿真 attach_img New zhanghanqing 4 天前 7152 gaurson 前天 17:50
[求助] binary to thermometer decoder设计 New wayward 5 天前 0117 wayward 5 天前
[讨论] ICG怎么样插入？？ New scutlee 5 天前 7182 869053983 前天 18:19
[讨论] FPGA 的IOBUF和clock BUF New scutlee 6 天前 1107 774110102 5 天前
[资料] 苏黎世联邦理工 ETH Zurich：Digital Design and Computer Architect 新人帖 attachment New Jinkui 6 天前 3212 A1985 5 天前
[求助] 新人请教关于design_vision软件问题 新人帖 attach_img New zr0243 6 天前 0186 zr0243 6 天前
[讨论] vivado的clk_wiz scutlee 2024-5-18 2134 scutlee 前天 11:01
[讨论] vivado时序违例 scutlee 2024-5-17 3189 scutlee 6 天前
[讨论] vivado出现时序违例 scutlee 2024-5-17 093 scutlee 2024-5-17 22:29
[原创] NVMe over PCIe 逻辑加速引擎 attach_img xianuser 2024-5-17 1173 xidianuser 6 天前
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？ scutlee 2024-5-17 1125 Wade_ 2024-5-17 17:53
[资料] Cortex M0 + USB2.0 IP SOC设计例程 attach_img dodoee 2024-5-17 2307 kk2009 7 天前
[讨论] 多少bit的寄存器加ICG比较好？？ scutlee 2024-5-17 0140 scutlee 2024-5-17 15:19
[讨论] FPGA的GPIO scutlee 2024-5-16 7284 ee_wang7788 6 天前
悬赏 [求助] 请问我用蒙特卡洛仿真，单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢？ - [悬赏 30 信元资产] intentydh 2024-5-16 1256 intentydh 前天 23:53
[求助] ICG综合时序违约 南波湾001 2024-5-16 2173 darlingwqm 6 天前
[求助] fpga 新人帖 UHYGVYUUYV 2024-5-16 2161 霍格沃兹 2024-5-17 15:39
[讨论] vivado 的ILA不在最顶层例化可以吗 scutlee 2024-5-16 1134 waniwa 2024-5-16 19:42
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束 h2o_freely 2024-5-16 2100 h2o_freely 2024-5-16 17:28
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error openbox 2024-5-16 2134 openbox 5 天前
[讨论] clock gate 的 enable 信号需要同步吗？？ scutlee 2024-5-15 2175 scutlee 2024-5-16 09:56
悬赏 [求助] technology defined minimum cell pin width - [已解决] Pacific-Feng 2024-5-15 1162 ebyee 2024-5-17 11:46
悬赏 [求助] dc综合 tri - [悬赏 200 信元资产] LLLHY123123 2024-5-15 6228 jinfeier 前天 09:07
[求助] 超前进位加法器求助 attach_img cyf232 2024-5-15 4182 cyf232 2024-5-15 15:40
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？ scutlee 2024-5-15 076 scutlee 2024-5-15 10:54
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了 j1j1j1 2024-5-15 5342 rvisk 2024-5-17 18:57
下一页 »
12345678910... 863下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-26 18:18 , Processed in 0.057108 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块