设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 26 |主题: 30255|排名: 9 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 进行中  悬赏  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 12846 穹学溟 11 小时前
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5431547 ronyeh 2024-5-29 21:57
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 815088 hzmscut 2024-5-24 16:35
      
[讨论] AXI Axcache[1]与4K边界处理 New dreamer21 2 小时前 120 dreamer21 2 小时前
[求助] ccs库计算 New fangwang85 5 小时前 045 fangwang85 5 小时前
[求助] Spyglass power功耗分析怎么吃fsdb文件 New ty_xiumud 7 小时前 120 ty_xiumud 5 小时前
悬赏 [求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [悬赏 12 信元资产] New tdtlsh 7 小时前 132 puxiancheng 5 小时前
悬赏 [求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 7 信元资产] New tdtlsh 7 小时前 034 tdtlsh 7 小时前
悬赏 [求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 7 信元资产] New tdtlsh 7 小时前 032 tdtlsh 7 小时前
[求助] 学习ICC New 鹅鹅鹅丶 11 小时前 043 鹅鹅鹅丶 11 小时前
[讨论] spyglass怎么屏蔽一些模拟模块？？ New scutlee 12 小时前 064 scutlee 12 小时前
[讨论] PLL的输出时钟应该怎么约束？？ New scutlee 13 小时前 2104 scutlee 7 小时前
[讨论] vivado有syntax error files New scutlee 13 小时前 143 A1985 9 小时前
[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以 New 梁山伯与猪硬来 昨天 17:07 2140 梁山伯与猪硬来 昨天 18:48
[讨论] PLL的输入和输出时钟是同步时钟吗？？ New scutlee 昨天 13:57 2121 scutlee 13 小时前
[解决] 分享：vivado中进行Simulation和Synthesis遇到的问题 New 北极的星辰 昨天 11:02 054 北极的星辰 昨天 11:02
[讨论] C910门控时钟单元 New dreamer21 前天 14:54 297 dreamer21 前天 21:22
[讨论] reset怎么约束？？ New scutlee 前天 11:22 1149 ymz615 前天 11:28
[求助] 关于触发与握手 New 关东煮游泳 前天 11:12 9162 小鸟探戈 13 小时前
[讨论] PLL的输出还有clock div需要始终约束吗？ New scutlee 前天 10:41 0107 scutlee 前天 10:41
[求助] spyglass low power关于mem的问题 attach_img New grace-luo 3 天前 0100 grace-luo 3 天前
[讨论] 异步FIFO使用格雷码作为地址的可行性 New xylimm 3 天前 3135 dreamer21 前天 14:07
[求助] 求助，IC617安装SMIC的PDK时virtuoso不能被唤起 attach_img New FYLee 4 天前 3172 In-lucky 3 天前
[原创] PCIE项目案例合集 attach_img New chop147 5 天前 0243 chop147 5 天前
[原创] edp和V-by-on接口设计 New chop147 5 天前 0103 chop147 5 天前
[原创] Xilinx官方的DP例程的建立步骤 attach_img New chop147 5 天前 1211 ic886 5 天前
[求助] PrimePower中运行read_verilog命令时，报错Command ' read_verilog' is disabled 新人帖 attach_img New rain3 6 天前 1144 rain3 6 天前
[讨论] vivado 模块被当成了blackbox New scutlee 6 天前 074 scutlee 6 天前
[讨论] vivado的操作怎么queued？？ New scutlee 6 天前 194 acgoal 12 小时前
[求助] 求移知上的AMBA进阶之AXI总线实战，可分摊学费 ysyandysm 7 天前 0131 ysyandysm 7 天前
[讨论] Altera HLS学习路径 海神波塞冬 7 天前 099 海神波塞冬 7 天前
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ albe2t 7 天前 0197 albe2t 5 小时前
[讨论] 怎么LUT用了263%？？？？ scutlee 7 天前 1154 hxy2018 7 天前
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？ scutlee 2024-6-5 059 scutlee 2024-6-5 18:29
[求助] Verilog中信号保持要不要明确写出来 时间在走人在变 2024-6-5 1136 zhaozhety 2024-6-5 18:21
[资料] VC Spyglass全套资料,包括vc_static平台 attachment ICer_hao 2024-6-5 1122 ic886 2024-6-5 21:40
[求助] vivado可以输出xdl文件吗？ Rita_Jia 2024-6-5 1109 西西在冰城 2024-6-5 15:35
[资料] AMBA资料 attachment ICer_hao 2024-6-5 2164 lipinshengxp 3 天前
下一页 »
12345678910... 865下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-13 23:27 , Processed in 0.061399 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块