C910门控时钟单元

dreamer21

C910源代码中gated_clk_cell单元clk_in直接连到了clk_out，没有实现门控。这是否与配置有关？文件目录：C910_RTL_FACTORY\gen_rtl\clk\rtl\gated_clk_cell.v

代码粘贴如下：
module gated_clk_cell(
  clk_in,
  global_en,
  module_en,
  local_en,
  external_en,
  pad_yy_icg_scan_en,
  clk_out
);

input  clk_in;
input  global_en;
input  module_en;
input  local_en;
input  external_en;
input  pad_yy_icg_scan_en;
output clk_out;

wire   clk_en_bf_latch;
wire   SE;

assign clk_en_bf_latch = (global_en && (module_en || local_en)) || external_en ;

// SE driven from primary input, held constant
assign SE        = pad_yy_icg_scan_en;

// //   &Connect(    .clk_in           (clk_in), @50
// //                .SE               (SE), @51
// //                .external_en      (clk_en_bf_latch), @52
// //                .clk_out          (clk_out) @53
// //                ) ; @54
assign clk_out = clk_in;

endmodule

西西在冰城

我在仿真的时候直接调用代码没有关注这个方面。看了一下代码，这个开源的东西可能是为了方便下载的人拿来直接跑仿真吧，不然要关注的控制变量有点多。
另，个人感觉在后面如果真的要用来评估什么的，这个cell是可以用lib cell替换掉的。
这个代码估计是为了方便fpga的实现？

dreamer21

西西在冰城 发表于 2024-6-11 17:38
我在仿真的时候直接调用代码没有关注这个方面。看了一下代码，这个开源的东西可能是为了方便下载的人拿来直 ...

确实，没往FPGA这个方向考虑，感谢~