设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30254|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] synplify XMR cross module reference 生成了black box icdv_后生 2024-5-26 0134 icdv_后生 2024-5-26 15:37
[原创] 求一篇论文 attachment takeshineshiro 2024-5-23 1217 aiolos65 2024-5-24 00:20
悬赏 [求助] 求助cordic代码 新人帖 - [悬赏 50 信元资产] 毛毛球 2024-5-23 0245 毛毛球 2024-5-23 15:49
[资料] CICC2024下载连接 attachment  ...2 mininote2133 2024-5-23 10479 Zj1228 3 天前
[讨论] 不加时序约束的综合和加时序约束的综合面积应该差多少？？ scutlee 2024-5-23 4270 scutlee 2024-5-28 16:05
悬赏 [求助] ICC2: datapath delay相关问题 - [已解决] attachment Pacific-Feng 2024-5-23 6269 Pacific-Feng 2024-5-28 13:16
悬赏 [求助] design compiler 合成相關問題 - [已解决] Pacific-Feng 2024-5-22 4222 OsrisGZY 2024-5-23 11:33
[讨论] 汽车电子功能安全中锁步方式、故障处理方式讨论 点灯小能手 2024-5-22 2216 点灯小能手 2024-5-26 09:38
[求助] genus 综合 reset fanout问题 tomyang2008 2024-5-22 3171 zero_0 2024-5-24 14:55
[求助] APB总线仿真 attach_img zhanghanqing 2024-5-22 7247 gaurson 2024-5-24 17:50
[求助] binary to thermometer decoder设计 wayward 2024-5-21 0194 wayward 2024-5-21 20:33
[讨论] ICG怎么样插入？？ scutlee 2024-5-21 8304 kl_upc 2024-6-5 15:22
[讨论] FPGA 的IOBUF和clock BUF scutlee 2024-5-20 1173 774110102 2024-5-21 13:30
[资料] 苏黎世联邦理工 ETH Zurich：Digital Design and Computer Architect 新人帖 attachment Jinkui 2024-5-20 3333 A1985 2024-5-21 16:58
[求助] 新人请教关于design_vision软件问题 新人帖 attach_img zr0243 2024-5-20 0242 zr0243 2024-5-20 08:19
[讨论] vivado的clk_wiz scutlee 2024-5-18 3207 jinfeier 2024-5-30 09:11
[讨论] vivado时序违例 scutlee 2024-5-17 3260 scutlee 2024-5-20 16:08
[讨论] vivado出现时序违例 scutlee 2024-5-17 0150 scutlee 2024-5-17 22:29
[原创] NVMe over PCIe 逻辑加速引擎 attach_img xianuser 2024-5-17 2270 xidianuser 2024-6-3 13:33
[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？ scutlee 2024-5-17 1184 Wade_ 2024-5-17 17:53
[资料] Cortex M0 + USB2.0 IP SOC设计例程 attach_img dodoee 2024-5-17 6502 zixin1hao 2024-6-3 10:06
[讨论] 多少bit的寄存器加ICG比较好？？ scutlee 2024-5-17 0190 scutlee 2024-5-17 15:19
[讨论] FPGA的GPIO scutlee 2024-5-16 7389 ee_wang7788 2024-5-20 10:04
悬赏 [求助] 请问我用蒙特卡洛仿真，单独仿真OTA失配和加上斩波后OTA失配不变是什么原因呢？ - [悬赏 30 信元资产] intentydh 2024-5-16 1330 intentydh 2024-5-24 23:53
[求助] ICG综合时序违约 南波湾001 2024-5-16 2236 darlingwqm 2024-5-20 08:35
[求助] fpga 新人帖 UHYGVYUUYV 2024-5-16 6265 UHYGVYUUYV 2024-5-28 10:50
[讨论] vivado 的ILA不在最顶层例化可以吗 scutlee 2024-5-16 1175 waniwa 2024-5-16 19:42
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束 h2o_freely 2024-5-16 2136 h2o_freely 2024-5-16 17:28
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error openbox 2024-5-16 2200 openbox 2024-5-21 09:11
[讨论] clock gate 的 enable 信号需要同步吗？？ scutlee 2024-5-15 2233 scutlee 2024-5-16 09:56
悬赏 [求助] technology defined minimum cell pin width - [已解决] Pacific-Feng 2024-5-15 1219 ebyee 2024-5-17 11:46
悬赏 [求助] dc综合 tri - [悬赏 200 信元资产] LLLHY123123 2024-5-15 6292 jinfeier 2024-5-24 09:07
[求助] 超前进位加法器求助 attach_img cyf232 2024-5-15 4244 cyf232 2024-5-15 15:40
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？ scutlee 2024-5-15 097 scutlee 2024-5-15 10:54
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了 j1j1j1 2024-5-15 5429 rvisk 2024-5-17 18:57
下一页 »
12345678910... 865下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-14 01:40 , Processed in 0.054367 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块