数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30265|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 865 / 865 页下一页

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27
隐藏置顶帖百万元器件搜索大全 ...2	jackzhang 2024-6-3	131552	zhangyingui8 4 小时前
隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course ...2 3 4 5 6	james2007 2024-2-23	5532350	Andy126 前天 15:12
隐藏置顶帖创芯大讲堂新课上线《DFT 设计与实现》限时75折	创芯讲堂运营 2023-11-15	815251	hzmscut 2024-5-24 16:35

[讨论] 时钟与脉冲 New	dreamer21 昨天 21:38	0112	dreamer21 昨天 21:38
[讨论] 做spyglass遇到error？？ New	scutlee 昨天 16:49	060	scutlee 昨天 16:49
[原创] 承接上个帖子，求问verilog中task用非阻塞赋值与阻塞赋值的区别 New	niuchenxu 前天 18:58	053	niuchenxu 前天 18:58
[求助] verilog里task中使用非阻塞赋值 New	niuchenxu 前天 18:49	047	niuchenxu 前天 18:49
[原创] 设计一个FPGA显卡，兼容Windows WDDM New	VFINE 前天 18:44	2244	mfkiwl 昨天 03:38
[求助] MIPI DPHY半双工带宽 New	pds懒洋洋 4 天前	0119	pds懒洋洋 4 天前
[求助] M系列的MAC上可以安装Synopsys家的软件吗 New	NIISICD 4 天前	2134	xiaocat85 3 天前
[求助] 求助调试FPGA挂载NVME调试问题 New	soul42667100 4 天前	085	soul42667100 4 天前
[求助] xilinx的BRAM使用 New	zhang_cc 4 天前	1116	xiaoxiaochen 3 天前
[讨论] spyglass的模拟模块？？ New	scutlee 4 天前	092	scutlee 4 天前
[讨论] AXI Axcache[1]与4K边界处理 New	dreamer21 5 天前	1106	dreamer21 5 天前
[求助] ccs库计算 New	fangwang85 5 天前	1124	pc0918 昨天 17:24
[求助] Spyglass power功耗分析怎么吃fsdb文件 New	ty_xiumud 5 天前	181	ty_xiumud 5 天前
[求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决] New	tdtlsh 5 天前	1129	puxiancheng 5 天前
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产] New	tdtlsh 5 天前	0110	tdtlsh 5 天前
[求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产] New	tdtlsh 5 天前	0104	tdtlsh 5 天前
[求助] 学习ICC New	鹅鹅鹅丶 5 天前	092	鹅鹅鹅丶 5 天前
[讨论] spyglass怎么屏蔽一些模拟模块？？ New	scutlee 5 天前	2115	scutlee 昨天 16:46
[讨论] PLL的输出时钟应该怎么约束？？ New	scutlee 5 天前	3187	freemanhans 4 天前
[讨论] vivado有syntax error files New	scutlee 5 天前	181	A1985 5 天前
[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以 New	梁山伯与猪硬来 6 天前	2190	梁山伯与猪硬来 6 天前
[讨论] PLL的输入和输出时钟是同步时钟吗？？ New	scutlee 6 天前	2176	scutlee 5 天前
[解决] 分享：vivado中进行Simulation和Synthesis遇到的问题 New	北极的星辰 6 天前	081	北极的星辰 6 天前
[讨论] C910门控时钟单元 New	dreamer21 7 天前	2124	dreamer21 7 天前
[讨论] reset怎么约束？？	scutlee 7 天前	1172	ymz615 7 天前
[求助] 关于触发与握手 ...2	关东煮游泳 7 天前	11246	关东煮游泳昨天 19:02
[讨论] PLL的输出还有clock div需要始终约束吗？	scutlee 7 天前	0129	scutlee 7 天前
[求助] spyglass low power关于mem的问题	grace-luo 2024-6-10	0127	grace-luo 2024-6-10 16:30
[讨论] 异步FIFO使用格雷码作为地址的可行性	xylimm 2024-6-10	3167	dreamer21 7 天前
[求助] 求助，IC617安装SMIC的PDK时virtuoso不能被唤起	FYLee 2024-6-9	3192	In-lucky 2024-6-10 15:19
[原创] PCIE项目案例合集	chop147 2024-6-8	0262	chop147 2024-6-8 15:21
[原创] edp和V-by-on接口设计	chop147 2024-6-8	0117	chop147 2024-6-8 15:18
[原创] Xilinx官方的DP例程的建立步骤	chop147 2024-6-8	1239	ic886 2024-6-8 21:21
[求助] PrimePower中运行read_verilog命令时，报错Command ' read_verilog' is disabled	rain3 2024-6-7	1168	rain3 2024-6-7 16:30
[讨论] vivado 模块被当成了blackbox	scutlee 2024-6-7	089	scutlee 2024-6-7 11:26

12 3 4 5 6 7 8 9 10 ... 865 / 865 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30265|排名: 7

快速发帖

站长推荐 /1