数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30230|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 864 / 864 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27
隐藏置顶帖百万元器件搜索大全	jackzhang 4 天前	4195	jackzhang 昨天 20:04
隐藏置顶帖完成资料下载，奖励300信元 \| 忆阻器、存算一体芯片白皮书、解决方案文案、培... ...2 3 4 5 6	论坛管理员-1 2024-5-30	521115	电电子子昨天 23:10
隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course ...2 3 4 5 6	james2007 2024-2-23	5430934	ronyeh 2024-5-29 21:57
隐藏置顶帖创芯大讲堂新课上线《DFT 设计与实现》限时75折	创芯讲堂运营 2023-11-15	814878	hzmscut 2024-5-24 16:35

[求助] 求移知上的AMBA进阶之AXI总线实战，可分摊学费 New	ysyandysm 昨天 17:11	059	ysyandysm 昨天 17:11
[讨论] Altera HLS学习路径 New	海神波塞冬昨天 16:30	050	海神波塞冬昨天 16:30
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？ New	albe2t 昨天 08:45	083	albe2t 昨天 15:37
[讨论] 怎么LUT用了263%？？？？ New	scutlee 昨天 00:03	1100	hxy2018 昨天 09:59
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？ New	scutlee 前天 18:29	037	scutlee 前天 18:29
[求助] Verilog中信号保持要不要明确写出来 New	时间在走人在变前天 17:00	181	zhaozhety 前天 18:21
[资料] VC Spyglass全套资料,包括vc_static平台 New	ICer_hao 前天 15:53	168	ic886 前天 21:40
[求助] vivado可以输出xdl文件吗？ New	Rita_Jia 前天 15:33	162	西西在冰城前天 15:35
[资料] AMBA资料 New	ICer_hao 前天 15:16	194	ic886 前天 21:52
[资料] PCIE资料 New	ICer_hao 前天 15:15	1115	ic886 前天 21:53
[资料] VCS使用手册 New	ICer_hao 前天 14:42	265	icroad 昨天 00:50
[讨论] Verdi的lib cell是啥啊 New	scutlee 前天 14:41	145	gaurson 昨天 17:56
[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？ New	leolew 前天 09:58	079	leolew 前天 09:58
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放 New	soulermate 前天 09:52	2113	soulermate 前天 14:58
[求助] 有关nic400自带的dct综合脚本的问题 New	吕归尘 3 天前	686	吕归尘昨天 10:16
[原创] 求一篇论文 New	takeshineshiro 3 天前	297	joshuacp 前天 08:04
[求助] 移位寄存器产生序列疑问 New	时间在走人在变 3 天前	1104	sogaside 3 天前
[求助] spygalss cdc 数据用作时钟的报错怎么解决 New	kassadin 3 天前	685	kassadin 昨天 15:17
[求助] 问一个很基础的dc综合的时钟周期的问题 New	鹅鹅鹅丶 3 天前	3132	hxy2018 3 天前
[求助] 请问有没有对TDF8532HH/N3芯片比较了解的大佬 New	Mrikato 3 天前	050	Mrikato 3 天前
[讨论] 问一个问题，时钟分频的div_num不需要同步吗？？ New	scutlee 3 天前	077	scutlee 3 天前
[求助] 关于DC综合无输出端口的问题 New	鹅鹅鹅丶 4 天前	7170	虾兵前天 10:46
[讨论] clock enable信号需要同步吗？？ New	scutlee 4 天前	1109	zero_0 4 天前
[资料] IEEE802.3以太网协议 New	ICer_hao 4 天前	3135	ic886 前天 21:55
[讨论] temperature sensor可以关掉吗 New	scutlee 4 天前	3116	maomao198477 4 天前
[求助] IC电源监控IP规格制定 - [悬赏 1 信元资产] New	wuyubiu 4 天前	0172	wuyubiu 4 天前
[原创] 求一篇论文 New	takeshineshiro 4 天前	1140	杰尼龟777 4 天前
[原创] primetime（pt）中这个gui界面的Endpoints Summary是什么？请教各位大神 New	瓜大数字ic鼠鼠 5 天前	171	zero_0 4 天前
[求助] INITIAL块下多个forever的情况求助 New	A1eksib_ 5 天前	4123	A1eksib_ 4 天前
[原创] 立个flag，100天从0完成MCU设计 ...2 3 New	iclanpijang 5 天前	24386	pengxiaocheng 昨天 15:55
[求助] verdi nWave add alias from program功能应该如何使用？ New	live_不易 7 天前	0110	live_不易 7 天前
[求助] 求 soundwire spec 文档！ New	Tengtengteng 7 天前	1129	Tengtengteng 前天 18:24
[资料] 民用无人机研究报告分享 New	芯电图 7 天前	1119	jiangnaner 7 天前
[求助] [求助] 有关AXI中narrow transfer的疑问	dreamer21 2024-5-30	4189	dreamer21 7 天前
[求助] verdi负功耗问题	chaotao_lin 2024-5-30	2133	chaotao_lin 3 天前

12 3 4 5 6 7 8 9 10 ... 864 / 864 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30230|排名: 8

快速发帖

站长推荐 /2