数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 865 866 867 868869870 871 872 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


做过DDR控制的大虾请看过来...... ...2	jamyce 2004-6-18	114712	atuhappy 2004-6-18 14:18
[求助]task块内的赋值是不是阻塞的？	brotherjam 2004-6-15	33604	kingmemory 2004-6-18 09:10
初次来到这里，希望和大家交个朋友	alivefree 2004-6-17	12453	jackzhang 2004-6-18 09:00
应用modelsim仿真！	snowyd 2004-6-18	12075	iamchine 2004-6-18 07:51
cache的random替换如何实现	kingmemory 2004-4-12	12854	chadwickbi 2004-6-17 16:46
写CPLD时提示boundary－scan有错，啥原因呢？	yourazhe 2004-6-17	26297	yourazhe 2004-6-17 15:03
CPLD的一些引脚如何接地？	yourazhe 2004-6-16	54001	hiker 2004-6-17 13:11
高手请进：请教几个有关synopsys综合的问题	microww 2004-6-15	32689	iamchine 2004-6-17 11:39
【新手求助】GAL16V8D-15LP可以复制吗？	hopi50 2004-2-3	46032	chenxisz 2004-6-16 21:57
请问cpld温度的问题	zhoujj 2004-6-16	43231	zhoujj 2004-6-16 17:13
foundation下载程序无法建立连接的可能原因！	yourazhe 2004-6-16	02873	yourazhe 2004-6-16 09:10
太奇怪啦！！不可能！！ ...2	ZLS 2004-6-10	183875	ZLS 2004-6-16 08:29
FPGA/ASIC设定约束条件的使用 ...2	lizhen7799 2003-9-21	115125	microww 2004-6-15 18:08
有关quartusii4.0 一问	wys198196 2004-6-15	12272	atuhappy 2004-6-15 11:30
[求助]看看我的文件开始，问题在哪里？	brotherjam 2004-6-14	42702	brotherjam 2004-6-14 22:34
请教一个具体问题	方只刚 2004-6-14	02394	方只刚 2004-6-14 20:13
[求助]verilog中对寄存器组赋值！	brotherjam 2004-6-12	35731	brotherjam 2004-6-14 00:06
好消息通知搞DSP的兄弟们！	yewe 2004-6-12	02414	yewe 2004-6-12 19:16
恳请各位英雄救命！！！！！！！！！	豆豆 2004-6-11	12120	atuhappy 2004-6-11 20:57
各位同行，有兴趣的一起加入	microww 2004-6-11	14188	microww 2004-6-11 18:00
调试系统时发现一个奇怪的问题，请教各位，期望各位支支招	清河 2004-6-4	34752	740625 2004-6-10 23:01
pipeline???	yn800323 2004-6-9	32235	740625 2004-6-10 17:02
[求助]CPLD配置问题	Morphus 2004-6-10	12553	atuhappy 2004-6-10 11:38
CPLD内部的宏单元、功能块之间的关系？？？	yourazhe 2004-6-9	26791	bravelu 2004-6-9 21:48
好象听说清华要出版一本翻译的DC的书，请问谁知道出了没有？	740625 2004-6-8	12570	hpsun 2004-6-8 18:34
简单的记数器，但是不稳定，为何？？？求助	ZLS 2004-6-8	37716	bravelu 2004-6-8 16:31
[求助]模块和仿真模块在仿真时的波形区别。	brotherjam 2004-6-6	72822	brotherjam 2004-6-8 15:36
[求助]看看这句赋值为什么不可以？（verilog） ...2	brotherjam 2004-5-17	175144	brotherjam 2004-6-7 22:28
[讨论]有没有人遇到过仿真波形和上硬件调试不一致的情况	zxw 2004-6-6	22674	一声叹息 2004-6-7 10:58
关于VHDL程序包请教	lyu 2004-6-6	14403	老扁 2004-6-7 09:28
谁有system generator!!	snowyd 2004-6-7	01929	snowyd 2004-6-7 02:44
在VHDL编程中如何不设置敏感信号而使输入信号的上升沿和下降沿都能进行事件处理？？？	electronics 2004-6-6	14914	老扁 2004-6-6 18:38
大家好，我是才知道这个网站的，希望能和你们交个朋友	vicky 2004-6-6	05874	vicky 2004-6-6 08:16
如何用.RIF初始化ALTERA的RAM	土疙瘩 2004-5-24	22571	serene 2004-6-5 17:25
FPGA很不稳定？	ZLS 2004-5-31	45694	ZLS 2004-6-4 16:16

1 ... 865 866 867 868869870 871 872 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2