FPGA/ASIC设定约束条件的使用

lizhen7799 · 发表于 2003-9-21 15:52:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

[这个贴子最后由lizhen7799在 2003/09/23 03:32pm 第 1 次编辑]

看了很综合工具都解释到约束条件的问题，但是一直不清楚编译工具的约束条件与编程语言的约束条件有做区别，它们在综合与仿真时有做不同的用处！！

bravelu · 发表于 2003-9-21 16:55:38

不同工具都有自己的约束方法，写在语言里面的一般叫directive，我觉得它的功能会比约束少一些。存在的功能也往往和约束类似。
不同的语句有不同的用处，很难概括的说。

jackzhang · 发表于 2003-9-22 16:38:06

建议在专题讨论中名字不要采用提问的方式，否则与一般的就讨论不就没有区别了么？设立专题讨论也就没有太大意义了。
因此建议题目可以改为：asic/fpga设计中约束的使用或者其他更确切的名字
大家的意见？

lizhen7799 · 发表于 2003-9-23 15:33:34

我已经把标题改了！！

lizhen7799 · 发表于 2003-9-23 15:37:05

在综合与仿真时这两种对你所设计的程序有没有影响啊！
我们应该在什么时候考虑它的约束条件呢，

jackzhang · 发表于 2003-9-23 16:09:37

我做fpga和asic时，约束使用不太相同。
先说fpga, 我做fpga综合时从来没有用过约束文件，只是在座P&R时使用约束，约束条件主要有：时钟约束、位置约束、输入输出时序约束等
而作ASIC时，在综合时就要考虑约束，主要有时钟约束、输入输出时序约束、工作条件约束、线型、最大扇出扇入等

lizhen7799 · 发表于 2003-9-24 08:34:11

我做FPGA的一般流程是1.写代码。2.综合。3。做时序仿真（验证时序逻辑）。4.布线下载然后验证硬件。在保证第三步正确的前提下，如果我们设计出现不稳定的情况（保证硬件无误），应考虑约束文件还是代码的可能性大一些呢。

jackzhang · 发表于 2003-9-24 09:19:01

约束其实有两个目的：
1.给定p&r或综合的规则
2.给出时序指标，待p&r之后进行时序分析
首先你的约束必须写全写准，P&R之后会给出时序是否匹配的说明。如果不匹配，那么你的硬件就有可能过不了。
但是，一般情况下都应该在P&R之后作后仿真,如果后仿真通过了,硬件再不通过则很有可能问题出在硬件上.

debeers · 发表于 2003-9-28 13:44:56

同意楼上的观点。个人觉得如果问题出现在硬件上，也多半是因为FPGA与其他处理器或存储器之间的时序匹配上，一定要注意接口的时序，以及接口数据的稳定性。我觉得如果接口时序匹配，数据稳定那么一般如果后仿真通过了，在板子上跑应该是没什么问题的。

johnsonbin · 发表于 2004-3-30 14:05:26

其实我觉得大部分针对综合工具的约束都可以写在code里，两者的作用一般相同，比如Syplify Pro用于综合FPGA的设计；
而一般综合工具对生成的网表加约束；
但有个问题，加在code里的约束会对不同的综合工具和code类型（VHDL或Verilog）敏感，所以，一般建议在综合的时候加约束，写在SDC中，
另外，个人觉得在综合的时候加约束很有效，尤其对于非全同步设计
像一些gatedclock fix， retiming，加probe，FSM编译，还有针对一些电路的优化等；
还有，大部分综合工具有的约束不会带到仿真中去，但仿真的约束一般会带到综合中去；
例如： ’ifdef； tanslate on/off,等

如果那位有兴趣，可以总结这些仿真和综合的约束；