关于VHDL程序包请教

lyu

最近看了一下hdl CHIP DESIGN，不知道是那个作者是老资格呢还是别的什么原因，
发现那家伙基本没有用std_logic_1164程序包中的std_logic_vector这种类型了
但是却用的很多的是numeric_std程序包中的unsigned，
另外我看了一下numeric_std，发现还有个signed它们三个定义完全一样
但是不知道三者的区别是什么
在综合后有什么不同么
或者是仿真的时候体现出什么不同呢
谢谢

老扁

大致解释一下，可以参考：
std_logic_vector是向量信号，没有符号；unsigned肯定是无符号数，signed肯定是有符号数。综合后的区别就在于signed信号最高位是符号位，而且是补码形式表示。