设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › CPLD内部的宏单元、功能块之间的关系？？？ ...

返回列表发新帖

查看: 6626|回复: 2

CPLD内部的宏单元、功能块之间的关系？？？

发表于 2004-6-9 16:17:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我现在使用的是Xilinx XC95216 的CPLD，编程用的是schematic方式，但是在编译时却提示宏单元不够用，我想详细了解一下CPLD之间关键部件的关系.
现在急求VHDL的延时代码，比如延时300us，该如何进行！
多谢！！！！！！！！！！！！！！！！！！！！！！！！

相关帖子

回复

使用道具举报

发表于 2004-6-9 17:58:28 | 显示全部楼层

CPLD内部的宏单元、功能块之间的关系？？？

那么长的延时可以用晶振和计数器配合延时。。。

回复支持反对

使用道具举报

发表于 2004-6-9 21:48:11 | 显示全部楼层

CPLD内部的宏单元、功能块之间的关系？？？

看XC95216的datasheet，上面应该讲得很清楚了。

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-17 10:13 , Processed in 0.012801 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表