应用modelsim仿真！

snowyd

请问我现在编写一些VHD0L代码如何进行仿真来验证是否正确？？？
比如我的乘法器,
RAM能否读写数据，数据能否写进ROM中，计数器能否计数，分频器，等等！！！
是否都要再写测试程序，测试平台？？
我不熟悉怎么写！！请指点！！！

iamchine

首先建议你对你的字模块分别验证，然后再统一验证。
不同的验证你需要加不同的测试激励，也就是Testbench，这个你也可以用VHDL实现，具体编写建议你找本VHDL书或一个带测试的源代码示例看看。