设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 应用modelsim仿真！
返回列表 发新帖
查看: 1653|回复: 1

应用modelsim仿真！

[复制链接]
snowyd
发表于 2004-6-18 03:02:59 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问我现在编写一些VHD0L代码如何进行仿真来验证是否正确？？？
比如我的乘法器,
RAM能否读写数据，数据能否写进ROM中，计数器能否计数，分频器，等等！！！
是否都要再写测试程序，测试平台？？
我不熟悉怎么写！！请指点！！！
测试, 程序, 分频器, 计数器

相关帖子
回复

举报

iamchine
发表于 2004-6-18 07:51:28 | 显示全部楼层

应用modelsim仿真！

首先建议你对你的字模块分别验证，然后再统一验证。
不同的验证你需要加不同的测试激励，也就是Testbench，这个你也可以用VHDL实现，具体编写建议你找本VHDL书或一个带测试的源代码示例看看。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 09:26 , Processed in 0.031428 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表