在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
设计电路确定当前32bit数能被5整除  ...2 target13 2009-11-13 126823 guoyu 2010-9-30 11:33
[求助] NIOSII如何编译生成HEX文件? skyccd 2010-9-30 03786 skyccd 2010-9-30 11:08
[讨论] xilinx研修班怎么样? picassoye 2010-9-28 53882 picassoye 2010-9-29 12:40
[求助] Debussy编译出现问题,为什么???? bandit 2010-9-27 33086 csliyuan 2010-9-29 11:57
[求助] 发现我的QII 的HELP菜单没法用 ruiruio4 2010-9-28 22543 ruiruio4 2010-9-29 10:11
求:可以综合的VERILOG串转并的范例程序 huazai1984 2008-7-14 13525 zoufeizl 2010-9-28 22:32
[求助] Verilog实现关于24位输出的并串转换输出,附代码以及modelsim的仿真图。  ...2 willwillwill 2010-1-11 128037 zoufeizl 2010-9-28 22:21
[求助] Altera FPGA 如何保存常用数据 skyccd 2010-9-15 74127 skyccd 2010-9-28 16:58
[求助] 请教关于高压mos的制作难点、国内企业高压mos库的问题。 zsxin 2010-9-28 02090 zsxin 2010-9-28 16:21
[求助] 请教有关PCI经验 寒雨寒风 2010-9-28 02807 寒雨寒风 2010-9-28 11:19
[求助] quartus2编译中的问题 yanwang67 2010-9-26 43641 yanwang67 2010-9-28 10:48
[求助] 请教一个SDRAM数据读取的问题  ...2 ff0317 2009-12-26 177528 denk312 2010-9-27 22:54
做DPLL的大虾进来下........求教 bandao 2006-8-24 33454 小勺 2010-9-27 01:54
[求助] modelsim 仿真小小小小小小问题  ...23 deangreen 2010-9-19 217721 warmheard 2010-9-26 17:40
[求助] 求FPGA的新的创新设计 daileyu 2010-9-23 32506 emaklutz 2010-9-26 16:17
[求助] 想请教一个pci的问题 qd0090 2010-9-26 12184 emaklutz 2010-9-26 15:58
[求助] 问个简单的timing constraint问题 flyshade 2010-9-10 43718 kuangjianghua 2010-9-26 14:56
[讨论] 用计数器的输出做分频,怎样最小化时钟扭斜? irun2 2010-9-23 76127 kuangjianghua 2010-9-26 14:13
[求助] 关于ISE11添加周期时序约束的问题,求助! sharbioue 2010-9-25 02433 sharbioue 2010-9-25 22:13
求救:关于DPLL的问题 zybiz 2008-1-3 12612 xiangping731 2010-9-25 21:07
[求助] 仿真以后生成的wlf文件打不开 cxhappy 2010-9-21 26205 cxhappy 2010-9-25 20:52
[讨论] 关于ise ,求助 qd0090 2010-9-25 03409 qd0090 2010-9-25 18:57
[求助] xilinxFPGA中的DCM模块最大分频数为16,如何用DCM实现更高分频? cleocss 2010-9-24 33712 eaglelsb 2010-9-25 09:37
[求助] 关于DC的使用 weilin0215 2010-9-19 45566 weilin0215 2010-9-25 00:13
[求助] 问个Perl的问题,多谢 zpact 2010-9-22 32856 A1985 2010-9-23 08:12
高级软件测试工程师培训班(周末班) shoujipeixun 2006-11-1 22828 cmk85 2010-9-22 13:51
[求助] 关于primetime命令swap_cell lingqi0077 2010-9-21 13047 zh123456789 2010-9-22 10:16
数字集成电路:电路、系统与设计(第二版) 下载有问题 xiaodadapig11 2009-2-28 42757 mickey1999 2010-9-21 22:50
[求助] 诸位领导,是否有Manchester编码和解码的Verilog HDL源码? wzf1225 2010-6-29 13422 tanhanyue 2010-9-21 17:34
求VERILOG关于矩阵运算的代码,或方法啊 poweric 2008-1-11 34064 ai619 2010-9-20 20:08
[资料] 我见过最好的NIOSII教程  ...2345 engelbert 2010-4-15 4313291 anplayboy 2010-9-20 15:26
[求助] FPGA中如何调用嵌入式乘法器硬核? cleocss 2010-8-19 35749 lcm8745 2010-9-20 15:17
vera 验证语言介绍  ...23 yoarst 2006-7-4 219364 高立兴 2010-9-20 14:37
[求助] phase aligned and edge aligned mhfweng 2010-9-20 03059 mhfweng 2010-9-20 10:58
[求助] 删。。 gladys_byh 2010-5-19 74788 sofar_dan 2010-9-20 09:42
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-9 00:57 , Processed in 0.078889 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块