EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31144|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 699 700 701 702703704 705 706 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] LVDS管脚锁定出问题	bluer1986 2010-9-14	44024	bluer1986 2010-9-16 21:39
请教.vqm文件仿真问题	amin2008 2008-6-28	45151	pigsun 2010-9-16 10:37
搞IC的话，用VERILOG入门好吗？ ...2 3 4	hoho0ohoh 2008-5-5	3715253	ihjada 2010-9-16 00:33
FPGA综合工具讨论 ...2 3 4	johnsonbin 2004-4-1	3420898	ihjada 2010-9-16 00:26
[讨论] 关于逻辑开发	simpson 2010-9-13	53305	ihjada 2010-9-16 00:21
[求助] hspice在winxp使用的问题，急救！！	gyj1038 2010-9-14	23451	coolfall 2010-9-15 22:02
请问如何在BITSTREAM文件里面找到某个CLB的地址？	traeumerling 2008-4-9	44067	chifalcon 2010-9-15 21:32
[讨论] cyclone III限制的非全局控制信号	lj23ca15 2010-9-15	25375	心之光华 2010-9-15 20:10
[求助] Altera IFFT Core输出数据和Matlab 工具箱函数IFFT输出数据的不同	wushihai 2010-6-20	53961	zlsx 2010-9-15 17:18
[求助] 求EDK官方的六个实验的实例工程文件	qd0090 2010-4-17	93225	hujiaomianhao 2010-9-15 10:44
[求助] DC综合时子模块新增了端口Port1,请问如何处理？	creese 2010-9-15	13130	creese 2010-9-15 09:45
请教大家一个问题。为什么不建议用同时带异步复位和置位的flip-flop？ ...2	qubianbig 2008-11-6	108204	nan123chang 2010-9-15 08:33
[求助] 请教FPGA的DDR接口设计	bluer1986 2010-9-13	12278	bluer1986 2010-9-14 22:16
[求助] 请指导下如何从零开始学习FPGA	ycjane 2010-9-14	12661	scm 2010-9-14 15:44
[求助] 系统函数	huanguestc002 2010-9-13	13585	gaurson 2010-9-14 12:16
[求助] ECC ip 供应商	mhfweng 2010-9-14	01812	mhfweng 2010-9-14 12:11
[求助] ise map出错	hnyyzou 2010-9-14	24692	hnyyzou 2010-9-14 09:28
[求助] 请教一个cpld的全局时钟的问题	503073963 2010-9-14	13521	rop195 2010-9-14 09:11
版主能否搞到这本书Principles of Functional Verification ...2	yifan225 2005-7-14	105274	zrzf23 2010-9-14 08:35
[讨论] 请教弟兄们一个数字环的问题	mosou 2010-9-14	01898	mosou 2010-9-14 03:32
[求助] floor(a,2) 如何用Verilog实现	bandit 2010-8-31	23355	bandit 2010-9-14 01:56
[原创] TTL-CMOS电平转换问题？	christing 2010-9-9	13980	christing 2010-9-14 01:21
[求助] 请教：用verilog实现在一个信号的下降沿之后开始计数 ...2	yhzhangstrive 2010-8-28	118167	bandit 2010-9-14 01:18
[求助] 嵌套状态机	abonic 2010-9-8	64877	abonic 2010-9-13 20:59
dont_touch 和 tmax 的问题，请教高手啊！！	duweiwei_lydia 2008-3-11	44291	艾清别诺 2010-9-13 20:45
[原创] 请问大家学习FPGA/CPLD的一些问题？？ ...2 3	kuloloo 2010-1-15	238141	juncai811 2010-9-13 02:20
[讨论] 关于FPGA学习的困惑？？！！ ...2	kuloloo 2010-7-2	186974	nusman 2010-9-12 03:10
[活动] <low power methodology manual>学习小组	creese 2010-9-10	32827	creese 2010-9-11 20:41
[求助] 请大家推荐一下xilinx的开发板 ...2	eefocusxilinx 2010-4-7	165599	gulouyin 2010-9-11 20:30
[求助] VerilogHDL中字符“U”代表什么意思？	linglingfa 2010-9-11	14549	gaurson 2010-9-11 20:22
[原创] 谁有modelsim啊完整的，网上太缺德了，还分了11卷	synrenjay 2010-9-10	43616	kasim 2010-9-11 17:38
[资料] 解决Xilinx破解版没有快捷方式的补丁	86497689 2010-9-11	03306	86497689 2010-9-11 13:44
[求助] 急寻串口问题解答	liumh 2010-9-8	43325	liumh 2010-9-11 00:48
[求助] 请教vcsi6.0.1支持到的语法标准？	ltx2001 2010-9-10	02347	ltx2001 2010-9-10 21:22
[原创] 我灌灌灌啊啊灌水	synrenjay 2010-9-10	02136	synrenjay 2010-9-10 15:43

1 ... 699 700 701 702703704 705 706 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31144|排名: 12

快速发帖

浏览过的版块

站长推荐 /1