EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 701 702 703 704705706 707 708 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[活动] <low power methodology manual>学习小组	creese 2010-9-10	32877	creese 2010-9-11 20:41
[求助] 请大家推荐一下xilinx的开发板 ...2	eefocusxilinx 2010-4-7	165731	gulouyin 2010-9-11 20:30
[求助] VerilogHDL中字符“U”代表什么意思？	linglingfa 2010-9-11	14576	gaurson 2010-9-11 20:22
[原创] 谁有modelsim啊完整的，网上太缺德了，还分了11卷	synrenjay 2010-9-10	43659	kasim 2010-9-11 17:38
[资料] 解决Xilinx破解版没有快捷方式的补丁	86497689 2010-9-11	03347	86497689 2010-9-11 13:44
[求助] 急寻串口问题解答	liumh 2010-9-8	43407	liumh 2010-9-11 00:48
[求助] 请教vcsi6.0.1支持到的语法标准？	ltx2001 2010-9-10	02391	ltx2001 2010-9-10 21:22
[原创] 我灌灌灌啊啊灌水	synrenjay 2010-9-10	02172	synrenjay 2010-9-10 15:43
[原创] 谁有模拟集成电路设计软件	synrenjay 2010-9-10	02103	synrenjay 2010-9-10 15:41
[原创] 灌水	synrenjay 2010-9-10	02927	synrenjay 2010-9-10 15:35
[原创] 灌水啦。。。	synrenjay 2010-9-10	02538	synrenjay 2010-9-10 15:34
[求助] 请教高手，时钟信号做数据	cnzhang 2010-8-20	63765	mosou 2010-9-10 15:28
[求助] 关于串口通信的许多问题	liumh 2010-9-1	22906	xc5552003 2010-9-10 14:57
[求助] 关于if语句 ...2	shxr 2010-8-23	135937	xc5552003 2010-9-10 14:45
[原创] 求助：Cadence混合仿真出错	ieeepanda 2010-8-23	33350	风行万里 2010-9-10 14:42
FPGA的速率在逻辑很复杂的时候是不是会降很多，谢谢 ...2	coolhunter 2003-10-10	105412	cllf 2010-9-10 14:12
初来宝地，欲交流SOC设计经验 ...2	老扁 2003-10-9	127479	cllf 2010-9-10 14:10
为什么只能进行功能级仿真，别的仿真做不了？ ...2	aini 2003-9-25	165298	cllf 2010-9-10 14:09
about if-eles if-else (verilog)	donotknow 2003-8-11	84787	cllf 2010-9-10 14:01
if语句的执行顺序问题 ...2	7867 2003-8-30	106221	cllf 2010-9-10 13:22
[求助] Modelsim后仿真问题	cherry26 2010-5-29	53771	lixqing 2010-9-10 12:19
[求助] 测试代码问题	shxr 2010-9-8	74964	AmoiBB 2010-9-10 09:19
[原创] FPGA工作交流QQ群104787930 ...2 3	dragon0301 2010-7-30	288138	dereklee0302 2010-9-9 23:45
DDR2效率问题	tb00 2009-9-22	23138	dustinji 2010-9-9 21:21
[求助] Xilinx-ISE8.2i中波形仿真时候INOUT型口做输出时候怎么都出不来信号波形,为何？	Akill 2010-1-28	14700	hyg007 2010-9-9 17:01
[求助] 求助关于signal tap,大概会占去FPGA多少资源？	xiaocanmeng 2010-9-7	12022	caique 2010-9-9 16:52
[求助] 跪求 xilinx ISE 8.2 序列号	hyg007 2010-9-9	02480	hyg007 2010-9-9 16:35
xilinx产品keymaker	zzjiang 2009-8-4	43210	hyg007 2010-9-9 16:29
[原创] Modelsim DE & SystemVerilog	kingmemory 2010-9-6	33286	犀利哥 2010-9-9 16:01
[求助] 求ASI(Asynchronous Serial Interface)标准文档 - [悬赏 200 信元资产]	fools 2010-9-9	03262	fools 2010-9-9 15:45
[求助] 如何把设计中的普通信号约束到全局网络上？	cleocss 2010-8-23	84756	bunengwang 2010-9-9 13:47
[讨论] FPGA程序加载	myyouzi 2010-9-8	32528	gaurson 2010-9-9 12:03
[求助] 在综合的时候DC会把un-used logic 去掉吗？	yx.yang 2010-2-7	74153	cllf 2010-9-9 10:08
[讨论] 弱弱的问关于不同位宽信号的赋值问题。	psd0208 2010-9-8	33792	mosou 2010-9-9 08:57
[原创] NiosII IDE 中alt_timestamp()函数测量时间的精度是多少	gongyue1000 2010-9-8	02845	gongyue1000 2010-9-8 23:09

1 ... 701 702 703 704705706 707 708 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1