数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 702 703 704 705706707 708 709 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 请教弟兄们一个数字环的问题	mosou 2010-9-14	02005	mosou 2010-9-14 03:32
[求助] floor(a,2) 如何用Verilog实现	bandit 2010-8-31	23459	bandit 2010-9-14 01:56
[原创] TTL-CMOS电平转换问题？	christing 2010-9-9	14109	christing 2010-9-14 01:21
[求助] 请教：用verilog实现在一个信号的下降沿之后开始计数 ...2	yhzhangstrive 2010-8-28	118413	bandit 2010-9-14 01:18
[求助] 嵌套状态机	abonic 2010-9-8	65055	abonic 2010-9-13 20:59
dont_touch 和 tmax 的问题，请教高手啊！！	duweiwei_lydia 2008-3-11	44406	艾清别诺 2010-9-13 20:45
[原创] 请问大家学习FPGA/CPLD的一些问题？？ ...2 3	kuloloo 2010-1-15	238535	juncai811 2010-9-13 02:20
[讨论] 关于FPGA学习的困惑？？！！ ...2	kuloloo 2010-7-2	187317	nusman 2010-9-12 03:10
[活动] <low power methodology manual>学习小组	creese 2010-9-10	32908	creese 2010-9-11 20:41
[求助] 请大家推荐一下xilinx的开发板 ...2	eefocusxilinx 2010-4-7	165839	gulouyin 2010-9-11 20:30
[求助] VerilogHDL中字符“U”代表什么意思？	linglingfa 2010-9-11	14600	gaurson 2010-9-11 20:22
[原创] 谁有modelsim啊完整的，网上太缺德了，还分了11卷	synrenjay 2010-9-10	43688	kasim 2010-9-11 17:38
[资料] 解决Xilinx破解版没有快捷方式的补丁	86497689 2010-9-11	03389	86497689 2010-9-11 13:44
[求助] 急寻串口问题解答	liumh 2010-9-8	43463	liumh 2010-9-11 00:48
[求助] 请教vcsi6.0.1支持到的语法标准？	ltx2001 2010-9-10	02416	ltx2001 2010-9-10 21:22
[原创] 我灌灌灌啊啊灌水	synrenjay 2010-9-10	02187	synrenjay 2010-9-10 15:43
[原创] 谁有模拟集成电路设计软件	synrenjay 2010-9-10	02114	synrenjay 2010-9-10 15:41
[原创] 灌水	synrenjay 2010-9-10	02950	synrenjay 2010-9-10 15:35
[原创] 灌水啦。。。	synrenjay 2010-9-10	02545	synrenjay 2010-9-10 15:34
[求助] 请教高手，时钟信号做数据	cnzhang 2010-8-20	63809	mosou 2010-9-10 15:28
[求助] 关于串口通信的许多问题	liumh 2010-9-1	22938	xc5552003 2010-9-10 14:57
[求助] 关于if语句 ...2	shxr 2010-8-23	136083	xc5552003 2010-9-10 14:45
[原创] 求助：Cadence混合仿真出错	ieeepanda 2010-8-23	33403	风行万里 2010-9-10 14:42
FPGA的速率在逻辑很复杂的时候是不是会降很多，谢谢 ...2	coolhunter 2003-10-10	105493	cllf 2010-9-10 14:12
初来宝地，欲交流SOC设计经验 ...2	老扁 2003-10-9	127628	cllf 2010-9-10 14:10
为什么只能进行功能级仿真，别的仿真做不了？ ...2	aini 2003-9-25	165400	cllf 2010-9-10 14:09
about if-eles if-else (verilog)	donotknow 2003-8-11	84840	cllf 2010-9-10 14:01
if语句的执行顺序问题 ...2	7867 2003-8-30	106320	cllf 2010-9-10 13:22
[求助] Modelsim后仿真问题	cherry26 2010-5-29	53825	lixqing 2010-9-10 12:19
[求助] 测试代码问题	shxr 2010-9-8	75064	AmoiBB 2010-9-10 09:19
[原创] FPGA工作交流QQ群104787930 ...2 3	dragon0301 2010-7-30	288273	dereklee0302 2010-9-9 23:45
DDR2效率问题	tb00 2009-9-22	23186	dustinji 2010-9-9 21:21
[求助] Xilinx-ISE8.2i中波形仿真时候INOUT型口做输出时候怎么都出不来信号波形,为何？	Akill 2010-1-28	14751	hyg007 2010-9-9 17:01
[求助] 求助关于signal tap,大概会占去FPGA多少资源？	xiaocanmeng 2010-9-7	12033	caique 2010-9-9 16:52
[求助] 跪求 xilinx ISE 8.2 序列号	hyg007 2010-9-9	02494	hyg007 2010-9-9 16:35

1 ... 702 703 704 705706707 708 709 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2