数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 705 706 707 708709710 711 712 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 谁有艾米电子fpga视频教程配套的程序啊！~~	rockzone 2010-8-26	12777	qq11qq 2010-8-26 23:40
[求助]在verilog中的$hdsNextPath（x，x）是什么意思？	shebi 2006-3-10	23197	alice19861211 2010-8-26 13:31
[求助] 有没有关于综合器开发,FPGA芯片设计的资料啊.	qushaobo 2010-8-26	02119	qushaobo 2010-8-26 10:30
[原创] 关于UART中数据合并与分解的问题	yhzhangstrive 2010-8-25	23132	yhzhangstrive 2010-8-26 09:18
[求助] 求助！用XC2VP30的开发板编写DDR控制器时钟问题请教 ...2	fov 2010-8-22	105269	fov 2010-8-26 07:45
[求助] Cyclone II系列FPGA实现DDR接口	HIT2FEI 2010-8-25	01758	HIT2FEI 2010-8-25 22:25
[原创] 数据合并问题	yhzhangstrive 2010-8-23	65091	AmoiBB 2010-8-25 16:52
Synplify 7.3 for linux	szjung 2004-7-29	42777	安心草的叶 2010-8-25 10:37
Synplify 7.3.1。安装	3650054 2003-10-27	43136	安心草的叶 2010-8-25 10:32
[原创] 寄存器求教 ...2	liuxiantao11 2010-8-18	155792	ineedpower 2010-8-25 10:29
[原创] CYCLONE芯片配置问题	wuhanwng 2010-8-23	53598	wuhanwng 2010-8-24 19:37
[求助] 怎样verilog产生一个半周期脉冲信号	shuanghx 2010-8-21	411350	stussy 2010-8-24 11:17
[原创] verilog专业群欢迎大家加入 ...2 3	县衙小吏 2010-3-30	246739	xiyan1 2010-8-24 09:34
[求助] 关于VHDL乘除法实现的问题	liumh 2010-8-19	33745	qlengyu 2010-8-24 08:54
[求助] 非交叠时钟如何产生？	Brock 2010-8-19	38817	QHERO 2010-8-24 08:23
[其它] 学习	dong4388 2010-8-23	02070	dong4388 2010-8-23 22:58
[原创] 用NiosII/e或NiosII/s ，系统正常运行；但换成NiosII/f ，系统不能正常运行，为什么？	gongyue1000 2010-7-26	32781	longzhuliubin 2010-8-23 21:53
[求助] 关于DC license的问题！！！ybhsu2008请进	kaprix 2010-5-21	23294	RainskyXiang 2010-8-23 18:39
[求助] 求助：使用Identify RTL Debugger出现的问题	dengtyu 2010-8-23	14651	dengtyu 2010-8-23 16:37
[求助] sdf文件里面有没有顶层port的定义？？？	zh123456789 2010-8-23	52769	gray_gui 2010-8-23 11:58
[求助]HDL Design Series	xxlq 2005-2-2	43601	hirain1 2010-8-23 11:05
[原创] 小结设计经验（二），请各位高手指点 ...2	dfzhch 2010-8-14	105675	sfjrichard 2010-8-23 10:52
[求助] 同一个系统同时用上升沿和下降沿处理数据的利弊？？ ...2	zh123456789 2010-7-27	169794	sfjrichard 2010-8-23 10:44
[求助] 一个关于sdc的简单问题	cnzhang 2010-8-22	24631	cnzhang 2010-8-23 10:41
[求助] power compiler, primetime px, prime power, power rail	archillios 2010-4-20	211190	EDALORD 2010-8-23 07:58
[求助] quartus调用modelsim后如何退出仿真状态？	rockzone 2010-8-19	13099	rockzone 2010-8-23 07:48
[求助] 请教电路延时与电压，温度的关系	guojiangang110 2010-8-20	24797	zh123456789 2010-8-22 20:03
各位大侠：在哪儿能得到仿真库中unisims的info文件？thinks！ (无内容)	fsg 2004-10-24	22940	zoe0615 2010-8-22 16:09
[求助] 新手疑问，FPGA验证后怎么转成ASIC?	larrylxl 2010-8-15	73365	心海的一滴泪 2010-8-22 11:59
[原创] 小结设计经验（一），请各位高手指点	dfzhch 2010-8-8	63113	308828146 2010-8-21 17:09
[求助] 关于altera FPGA使用的一些问题向向大家求助~希望我们在思维碰撞中共同进步！	illdan 2010-8-21	02111	illdan 2010-8-21 15:39
CH365使用！！！	guohao0427 2007-11-7	12718	yjw_zj 2010-8-21 15:26
[求助] Logic elements by mode是什么意思？	cleocss 2010-8-20	02471	cleocss 2010-8-20 20:49
[求助] 求救“关于FPGA输出毛刺信号的问题”	linyuanfei 2010-8-19	64309	我将真事隐去 2010-8-20 17:05
请哪位高手解释一下bushold的知识，先谢了！	zjiner 2009-3-16	42384	sna 2010-8-20 15:51

1 ... 705 706 707 708709710 711 712 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2