搞IC的话，用VERILOG入门好吗？

k2tom · 发表于 2009-1-14 10:09:52

verilog不错的，不过理论基础和实际设计调试经验更重要。

adiycat · 发表于 2009-1-14 14:12:59

还是先理解关于IC设计最基本的理念才是最重要的。Verilog还是VHDL都只是把你的设计给表达出来的工具，况且二者都有想通的地方～～

lanfird · 发表于 2009-1-14 19:48:35

如果你基本只做数字IC设计，用verilog是不错的，vhdl要严谨一些，但是verilog在美国更流行，公司里用的多，vhdl主要是学校里面用的多

wonee · 发表于 2009-7-15 12:52:11

看过夏的书，比较浅，而且有些例子式其他地方拷过来的，错误都一起拷过来了，觉得很一般

wonee · 发表于 2009-7-15 12:56:52

目前，可以借鉴使用的例子还是vhdl比较多，建议自己写的程序使用verilog语言，
同时也要能看懂vhdl，这样实际工作中就可借鉴他人的vhdl

kasim · 发表于 2010-9-11 17:54:16

eetop

gulouyin · 发表于 2010-9-11 19:52:55

verilog 不错正用呢

ihjada · 发表于 2010-9-16 00:33:03

没买夏的。。。。

站长推荐 /1