搞IC的话，用VERILOG入门好吗？

浪客 · 发表于 2009-1-4 17:14:58

记得好像原来念书时学到verilog就是用的夏宇闻的书

sun_ic · 发表于 2009-1-5 02:28:43

两种语言用的都不少。若干年前听过一次演讲，据说打领带的公司喜欢VHDL（欧洲，美东）。穿牛仔的公司喜欢verilog（西部）
前者严谨像PASCAL，FORTRAN之类。后者自由比如C

yoyolala2009 · 发表于 2009-1-5 09:59:22

我觉得用什么语言不是问题，关键是你懂电路的思想

goent · 发表于 2009-1-5 10:19:10

搞IC？用Verilog？

yuanpin318 · 发表于 2009-1-6 14:14:59

It's not enough.

You shall learn "VLSI design", "Semiconductor theory", "analog ic", then you have basic knowledge of ic

我也不知道 · 发表于 2009-1-6 19:26:05

提示: 作者被禁止或删除内容自动屏蔽

mgq1985 · 发表于 2009-1-11 15:27:51

但是好像公司的都用VERILOG

jerrycao · 发表于 2009-1-13 16:04:07

听我的，学verilog。我两样都学了。 verilog 较好（不说好，是怕有人拍我）。
实际上这两种语言谁好谁坏，国外坛子上也是隔三差五的掐一阵子。所以有些EDA 论坛明令禁止讨论。

不要被学校的老学究们给害了，那些人和工业界是脱离的，尤其是国外公司。

mygod200 · 发表于 2009-1-13 18:41:46

上回在清华大学研究生电子禁赛，就是夏监考的

mygod200 · 发表于 2009-1-13 18:45:51

夏是牛人啊

我也不知道我也不知道当前离线积分 75 头像被屏蔽	发表于 2009-1-6 19:26:05 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
我也不知道我也不知道当前离线积分 75 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

感觉verilog不太好用