设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一个cpld的全局时钟的问题

发新帖

查看: 3144|回复: 1

[求助] 请教一个cpld的全局时钟的问题

发表于 2010-9-14 02:04:26 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我想请问一下，在cpld（xc95144）中的3个全局时钟管脚GCk，做电路的时候应该怎么接。我看一些简单的应用，都是通过定义一个引脚为clk，而从外部得到时钟信号的。不知道全局时钟信号的用处，能不能发一些电路图，万谢了！

相关帖子

回复

发表于 2010-9-14 09:11:34 | 显示全部楼层

全局时钟信号有自己专用的布线通道，能够尽可能地保证时钟同时到达每个寄存器的是终端。可以通过综合器的推算，约束，例化的方式来使用

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-27 23:46 , Processed in 0.018622 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表