我vhdl刚入门，是不是就要改学verilog啦?

fyqy0813 · 发表于 2010-9-16 14:32:37

哪种学好了都一样

nan123chang · 发表于 2010-9-16 14:37:40

推荐学verilog.

crystalqq · 发表于 2010-9-18 03:43:39

Verilog比较流行

cyzhai · 发表于 2010-9-21 15:41:46

verilog

develop2006 · 发表于 2010-9-21 23:08:09

只要学精一门语言就好了，个人认为VHDL更严谨一些，verilog HDL相对简单些.

qmdong · 发表于 2010-10-3 13:26:38

学verilog吧，就是花几天时间而已

itol007 · 发表于 2010-10-3 21:34:25

那本Verilog的书本翻翻就可以了，重要的不是学习它的语法或用法，Verilog只是一种工具，重要的还是放到设计上！

itol007 · 发表于 2010-10-3 21:36:18

随便借本书来看就可以了

zb8521 · 发表于 2010-10-5 04:04:35

哪一种都可以

suntou · 发表于 2010-10-18 12:25:46

看看。

账号		自动登录	找回密码
密码			注册

站长推荐 /1