设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › DCM倍频与综合所得最高频率的关系

发新帖

查看: 2450|回复: 0

[求助] DCM倍频与综合所得最高频率的关系

发表于 2010-10-18 11:32:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在设计中用到一个DCM模块对输入时钟进行倍频，当倍频数为2倍时，设计综合所得的最高频率是45M；可是当倍频数变为4倍时，设计综合所得的最高频率下降到22M左右了，请高手们指点一下，为什么会出现这样的状况的？若是想增大倍频倍数时，设计综合的最高频率保持不变，有可能实现的吗？要是能实现，那该如何操作的？

频率, 设计, 左右

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:23 , Processed in 0.033379 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表