在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2190|回复: 4

[求助] 问个时钟问题,希望高手给点指点

[复制链接]
发表于 2010-10-5 20:46:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果FPGA的全局的时钟管脚,用完了,那么其他的普通I/O的管脚作为时钟管脚,应该怎么减小其影响
发表于 2010-10-5 21:45:56 | 显示全部楼层
全局时钟管脚不等于全局布线数量。时钟从全局时钟管脚进入,这个管脚经过特殊处理,对时钟质量影响较小;从任意的管脚上输入时钟,只需将相应的信号设置成全局信号就好了
 楼主| 发表于 2010-10-5 22:07:51 | 显示全部楼层
回复 2# cdsmakc


    你的意思应该是进入到FPGA内部的时钟信号,走全局时钟的资源的意思吧。我现在担心的是时钟从普通I/O口进,普通IO口的延时就可能对我的信号造成影响!谢谢
发表于 2010-10-6 03:08:40 | 显示全部楼层
这要看你是否用此时钟在FPGA IO 上采样数据,局部时钟有时能更好地采样。
发表于 2010-10-18 10:56:23 | 显示全部楼层
不错。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 07:59 , Processed in 0.023189 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表