设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › sv编译

发新帖

查看: 2717|回复: 4

[原创] sv编译

发表于 2010-4-5 22:54:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

systemverilog用什么编译器？给个下载地址吧，modelsim6.2不行，好像没有该功能。。。

编译器, 下载地址

相关帖子

回复

发表于 2010-4-5 23:18:04 | 显示全部楼层

VCS 、 questasim。。。在论坛上找吧，有的

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-6 09:44:43 | 显示全部楼层

wrwerqwerewr

回复支持反对

发表于 2010-4-6 10:00:32 | 显示全部楼层

我用modelsim 6.5是可以的，SV与SC都可以，

回复支持反对

发表于 2010-10-26 14:56:52 | 显示全部楼层

路过！！！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-28 22:37 , Processed in 0.021945 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表