请教如何提高FPGA采样频率，162M以上跑的了吗？

delacroix_xu · 发表于 2010-7-8 18:36:25

xuexi xuexi

delacroix_xu · 发表于 2010-7-8 18:46:08

法律的空间撒离开飞机离开大家

delacroix_xu · 发表于 2010-7-8 19:50:29

非独立声卡

delacroix_xu · 发表于 2010-7-8 19:51:48

一uoyiuyiy偶一uy

qixueli001 · 发表于 2010-7-9 19:32:22

谢谢楼主共享！！！！

qixueli001 · 发表于 2010-7-9 19:33:32

谢谢楼主共享！！！！

qingyulan · 发表于 2010-7-10 20:58:00

还是从代码设计上考虑吧，这是最主要的
1# sweep7758

simonian · 发表于 2010-7-11 00:55:08

如果跑不到的话静态时序分析报告中应该会有警告吧？！

sweep7758 · 发表于 2010-7-12 14:09:16

受教了，谢谢各位！！！！
对于从前端到FPGA的时序约束还没设，这个如果没警告那么应该只有PCB步线问题咯？

heartofknight · 发表于 2010-10-26 14:38:01

路过！！！！！

账号		自动登录	找回密码
密码			注册

[原创] 请教如何提高FPGA采样频率，162M以上跑的了吗？