在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: nazhao001

fifo编程中遇到的FPGA资源不够的问题

[复制链接]
发表于 2009-11-2 22:16:22 | 显示全部楼层
使用软件自己生成的IP core,M9K,例化到fifo中使用;
如果lz一定要自己写行为描述代码的话,一定要注意描述正确,例如复位类型、输入输出是否寄存等,如果描述的东西不符合器件的特性,即使加了强制综合指令,也没办法调用内嵌块RAM,那么生成的RAM就是大量LE搭建而成(这样的RAM速度和面积会双双受损)
发表于 2009-11-13 20:10:23 | 显示全部楼层
利用BRAM实现,不过输出需要一个时钟周期延迟
发表于 2009-11-13 21:21:55 | 显示全部楼层
呵呵学习了啊!
发表于 2010-10-26 18:31:28 | 显示全部楼层
路过!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 13:46 , Processed in 0.018616 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表