|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
小弟是一个才开始学习电路的小菜鸟，先拜谢各位大侠能不吝赐教！
问题是这样的，我想在IspLever Classic中用Verilog HDL语言，对GAL16V8D芯片进行编程，可是在建立文件时出现以下错误：
Schematic/Verilog HDL design entry is not supportted with this installation of IspLever. Please install one, or both of the following synthesis modules to run this design: Precision or Synplify Synthesis.
是说我没有安装这两个模块，我在Lattice的官方网站上找到了Synplify Synthesis，可是需要验证通过才能够下载。
所以在这里请教下以前各位，有什么办法能解决么？还有什么地方能下这两个模块？
或者有哪位以前烧写过GAL系列的芯片，能把流程介绍一下，给小弟一些启发!
再次谢谢了！！！ |
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2010-10-26 20:52:18
楼主