EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 695 696 697 698699700 701 702 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] SKEW分析题	ldcyes 2010-10-19	12336	ldcyes 2010-10-19 11:03
[求助] 一个简单问题	ydlm42sj 2010-10-14	84176	vinsonszh 2010-10-19 09:42
[求助] 45nm的阈值电压大概是多少？	cuizehan 2010-10-18	11817	yatezhimi 2010-10-18 18:52
[求助] 请问下哪里可以下载到ISE软件？？	andylgh 2010-10-16	43146	longsimon 2010-10-18 18:14
[求助] 请问两段代码的区别 ...2 3	meijingguoyu 2010-8-25	286712	linhaiqing60 2010-10-18 16:39
[求助] 为什么我的DC不认`ifdef	软盘 2010-9-15	94593	meijingguoyu 2010-10-18 15:43
[求助] 在一些VerilogHDL应用说明中，提到可综合是什么	heningbo 2010-9-16	93232	meijingguoyu 2010-10-18 15:41
[求助] 综合时sdc问题	foreveryanyee 2010-5-8	23966	suntou 2010-10-18 15:39
信号上升沿检测,下降沿检测,边沿检测	awetman 2009-6-5	67990	suntou 2010-10-18 15:36
[求助] verilog 存储型寄存器组的问题 ...2	ruiruio4 2010-9-6	1510369	suntou 2010-10-18 15:34
[求助] 所有的register都为unconstrained	creese 2010-9-21	33352	suntou 2010-10-18 15:09
[求助] Synopsys DC 安装时遇到的问题，请高手解答。。。	犀利哥 2010-9-27	42883	suntou 2010-10-18 15:07
[原创] .sdf文件保存问题求解？？？？？？？~~	雨打溪风 2010-9-21	43330	suntou 2010-10-18 13:59
[求助] 遇到了一个奇怪的问题，请高手们指教。	qd0090 2010-9-23	32089	suntou 2010-10-18 13:34
[解决] 判断一个数能否被3整除	guoyu 2010-9-30	44238	suntou 2010-10-18 12:34
我vhdl刚入门，是不是就要改学verilog啦? ...2 3 4	zhoujj 2003-7-22	3911498	suntou 2010-10-18 12:25
[求助] 请问触发器的RN和SN是电平触发还是边沿触发啊	meijingguoyu 2010-9-17	64475	fly_haopp 2010-10-18 12:23
[求助] 请问用tcl怎样找出一个字符串中有多少个hello?	zczc999 2010-10-6	22326	suntou 2010-10-18 12:20
[求助] 请教一个电路，关于loop的	meijingguoyu 2010-9-21	12330	fly_haopp 2010-10-18 12:20
[求助] 请教两个DC编译的问题	vampire0078 2010-10-11	24835	suntou 2010-10-18 12:15
[求助] 一个关于时钟的问题	caesarjulius 2010-9-29	62685	suntou 2010-10-18 12:07
[求助] 各种后缀名是干嘛的？	nonsingular 2010-10-3	12718	suntou 2010-10-18 12:03
[求助] DCM倍频与综合所得最高频率的关系	qlengyu 2010-10-18	02798	qlengyu 2010-10-18 11:32
[求助] 对于上升沿和下降沿的疑惑	si692828681 2010-10-14	54804	fly_haopp 2010-10-18 11:04
[求助] 问个时钟问题，希望高手给点指点	caesarjulius 2010-10-5	42686	suntou 2010-10-18 10:56
[讨论] 读在职工程硕士值得吗？请各位发表高见~	wxxhn 2010-10-9	12796	suntou 2010-10-18 10:00
[求助] 请教个DC综合的问题	airland 2010-10-11	52869	suntou 2010-10-18 09:58
请教高手关于post—translate仿真	龙啸九天 2009-8-24	23652	picassoye 2010-10-18 09:52
[求助] 关于loop的问题	liumh 2010-7-31	94192	jackiexiuyi 2010-10-17 22:16
怎么样才能在QuartusII 7.2中添加汉字注释？	ERWA 2008-4-21	13582	倚潮望月 2010-10-17 16:04
[求助] 各种库的专业术语是什么？	spqgey 2010-10-17	02403	spqgey 2010-10-17 15:00
[原创] 用create_generated_clock时，其-source是否只能为主时钟，不能为另一个子时钟	caesars82 2010-2-23	55434	superviky 2010-10-16 23:29
VERILOG仿真出现的问题	lumish 2003-8-5	94325	nonews 2010-10-16 23:12
[求助] 200M需要用差分传输吗	feelingv5 2010-6-6	83883	suntou 2010-10-16 19:40
如何使用debussy仿真	atuhappy 2004-5-27	74537	vampire0078 2010-10-16 19:23

1 ... 695 696 697 698699700 701 702 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31145|排名: 12

快速发帖

浏览过的版块

站长推荐 /1