数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31054|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 695 696 697 698699700 701 702 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] cyclone iii外部有5V的信号，应该如何设置才能兼容？	feitengyu 2010-9-27	25691	levin.lg 2010-10-2 00:51
[求助] 关于FPGA和主机之间通信的问题	xuruomu 2010-9-30	12487	fhy 2010-10-1 11:49
[求助] 关于FF的CK和RN的setup问题？ ...2	meijingguoyu 2010-9-15	155819	meijingguoyu 2010-9-30 17:35
[求助] 求 ise_11的中文版指南	ay3man1981 2010-9-30	02362	ay3man1981 2010-9-30 15:55
[求助] 关于Altera官方培训ppt或者PDF	foveryoung 2010-9-30	03362	foveryoung 2010-9-30 15:14
[讨论] 怎样统计输入端‘1’的个数	mihayilov 2010-9-29	94585	nan123chang 2010-9-30 13:35
设计电路确定当前32bit数能被5整除 ...2	target13 2009-11-13	126393	guoyu 2010-9-30 11:33
[求助] NIOSII如何编译生成HEX文件？	skyccd 2010-9-30	03686	skyccd 2010-9-30 11:08
[讨论] xilinx研修班怎么样？	picassoye 2010-9-28	53625	picassoye 2010-9-29 12:40
[求助] Debussy编译出现问题，为什么？？？？	bandit 2010-9-27	32901	csliyuan 2010-9-29 11:57
[求助] 发现我的QII 的HELP菜单没法用	ruiruio4 2010-9-28	22455	ruiruio4 2010-9-29 10:11
求：可以综合的VERILOG串转并的范例程序	huazai1984 2008-7-14	13461	zoufeizl 2010-9-28 22:32
[求助] Verilog实现关于24位输出的并串转换输出，附代码以及modelsim的仿真图。 ...2	willwillwill 2010-1-11	127643	zoufeizl 2010-9-28 22:21
[求助] Altera FPGA 如何保存常用数据	skyccd 2010-9-15	73941	skyccd 2010-9-28 16:58
[求助] 请教关于高压mos的制作难点、国内企业高压mos库的问题。	zsxin 2010-9-28	02000	zsxin 2010-9-28 16:21
[求助] 请教有关PCI经验	寒雨寒风 2010-9-28	02684	寒雨寒风 2010-9-28 11:19
[求助] quartus2编译中的问题	yanwang67 2010-9-26	43374	yanwang67 2010-9-28 10:48
[求助] 请教一个SDRAM数据读取的问题 ...2	ff0317 2009-12-26	177117	denk312 2010-9-27 22:54
做DPLL的大虾进来下........求教	bandao 2006-8-24	33285	小勺 2010-9-27 01:54
[求助] modelsim 仿真小小小小小小问题 ...2 3	deangreen 2010-9-19	217192	warmheard 2010-9-26 17:40
[求助] 求FPGA的新的创新设计	daileyu 2010-9-23	32313	emaklutz 2010-9-26 16:17
[求助] 想请教一个pci的问题	qd0090 2010-9-26	12031	emaklutz 2010-9-26 15:58
[求助] 问个简单的timing constraint问题	flyshade 2010-9-10	43537	kuangjianghua 2010-9-26 14:56
[讨论] 用计数器的输出做分频，怎样最小化时钟扭斜？	irun2 2010-9-23	75944	kuangjianghua 2010-9-26 14:13
[求助] 关于ISE11添加周期时序约束的问题，求助！	sharbioue 2010-9-25	02254	sharbioue 2010-9-25 22:13
求救：关于DPLL的问题	zybiz 2008-1-3	12413	xiangping731 2010-9-25 21:07
[求助] 仿真以后生成的wlf文件打不开	cxhappy 2010-9-21	25975	cxhappy 2010-9-25 20:52
[讨论] 关于ise ，求助	qd0090 2010-9-25	03295	qd0090 2010-9-25 18:57
[求助] xilinxFPGA中的DCM模块最大分频数为16，如何用DCM实现更高分频？	cleocss 2010-9-24	33589	eaglelsb 2010-9-25 09:37
[求助] 关于DC的使用	weilin0215 2010-9-19	44962	weilin0215 2010-9-25 00:13
[求助] 问个Perl的问题，多谢	zpact 2010-9-22	32648	A1985 2010-9-23 08:12
高级软件测试工程师培训班(周末班)	shoujipeixun 2006-11-1	22608	cmk85 2010-9-22 13:51
[求助] 关于primetime命令swap_cell	lingqi0077 2010-9-21	12955	zh123456789 2010-9-22 10:16
数字集成电路：电路、系统与设计（第二版）下载有问题	xiaodadapig11 2009-2-28	42619	mickey1999 2010-9-21 22:50
[求助] 诸位领导，是否有Manchester编码和解码的Verilog HDL源码？	wzf1225 2010-6-29	13353	tanhanyue 2010-9-21 17:34

1 ... 695 696 697 698699700 701 702 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31054|排名: 7

快速发帖

浏览过的版块

站长推荐 /1