在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] EPM7064S应用问题 6092687743 2010-10-27 02518 6092687743 2010-10-27 18:34
[原创] 通过仿真知道滤波器的幅频响应 fengzhepianzhou 2010-9-4 33194 MOSFET 2010-10-27 15:42
请问 学习real time 看什么书比较好?  ...2 detonator 2009-5-12 115711 canonforest 2010-10-27 14:15
[原创] 关于ise12.1中place的multi-threading属性问题 seekerbjtu 2010-7-2 74131 ifys 2010-10-27 11:26
[求助] 求助一个关于在IspLever Classic中使用Verilog HDL语言编程的问题 earsfalas 2010-10-26 14309 earsfalas 2010-10-26 21:05
[原创] 时钟域  ...2 liuxiantao11 2010-8-31 107102 wangjunweiair 2010-10-26 20:09
fifo编程中遇到的FPGA资源不够的问题  ...2 nazhao001 2009-10-14 137344 heartofknight 2010-10-26 18:31
[原创] 麻烦大家解释下这是为什么?  ...2 wangerdang 2010-3-21 118859 gardenhill 2010-10-26 15:42
[讨论] 讨论下大家都用哪家提供的sram? fileid 2010-10-26 01924 fileid 2010-10-26 15:12
[原创] sv编译 chenzhao.ee 2010-4-5 42803 heartofknight 2010-10-26 14:56
[原创] 求助:如何串行转并行  ...2 genghis 2010-4-13 178964 heartofknight 2010-10-26 14:50
[原创] modelsim用不了原来有这问题 paradoxfx 2010-3-5 84309 heartofknight 2010-10-26 14:47
[原创] 请教如何提高FPGA采样频率,162M以上跑的了吗?  ...2 sweep7758 2010-6-28 197460 heartofknight 2010-10-26 14:38
[原创] 数据分解问题 yhzhangstrive 2010-8-25 85963 heartofknight 2010-10-26 14:20
[原创] 关于verilog中的case语句 alanzheng1978 2010-5-20 86226 xiaosha921 2010-10-26 14:15
[原创] 如何实现IPmodule之间的时钟同步 renminggong 2010-10-7 23375 heartofknight 2010-10-26 14:09
[原创] 大家帮忙看下这个异步SRAM的控制代码有什么问题吗? stephua 2010-10-19 12338 heartofknight 2010-10-26 14:06
[求助] modelsim 仿真verilog时,报Missing instance name,什么原因? xftang 2010-10-24 617263 heartofknight 2010-10-26 13:21
[求助] 请问xilinx FPGA嵌入式系统的仿真的方法 smeiyang 2010-10-25 22441 heartofknight 2010-10-26 12:51
I/O buffer 知识求助 wjdai 2008-9-11 87699 heartofknight 2010-10-26 12:43
[讨论] 貌似这里的牛人不多呢?为什么问的问题没人回答?  ...2 89274616 2010-10-21 105024 89274616 2010-10-26 12:41
ALTSYNCRAM myshuixiang 2008-1-8 14157 suxinjiayou 2010-10-26 10:47
[求助] 关于分频的一个程序 求解 _matrix 2010-10-24 83133 blackAJ 2010-10-26 10:33
[求助] 【求助】大家帮我看看这个状态机 hasea 2010-10-24 53246 AmoiBB 2010-10-26 09:44
请推荐一款低成本VGA数模转换芯片,fpga开发板上用 esoul 2006-9-4 23993 happy_rain 2010-10-26 09:17
请教关于Virtex -5系列FPGA 芯片中集成的Rocket I/O口问题 ineedpower 2009-1-14 84810 msbmsbmsb 2010-10-26 08:21
[求助] *.v verilog文件转*.bsf原理图文件后仅是个黑盒子丢失原设计内部的所有信息? lbhl 2010-10-26 05106 lbhl 2010-10-26 08:05
[求助] 求助:关于synopsys DC 库,感谢大家,知道的一定要告诉俺 鞠躬感谢! forry 2010-10-22 73505 yx.yang 2010-10-25 18:10
请问 Virtex4Lx25 的价格是多少?? uestc_hyk 2007-1-23 32504 w_c_x 2010-10-25 11:56
[求助] 请问如何生成VerilogHDL格式的门级网表 highball 2010-10-13 64562 lycxy521 2010-10-24 23:20
[求助] 有关乘法器的综合 sonicsun 2010-10-18 45372 lycxy521 2010-10-24 22:57
[求助] 请教几个关于FPGA的问题 yxm433 2010-9-24 53042 lycxy521 2010-10-24 22:24
[求助] JTAG问题 fengzhishang58 2010-10-20 32433 lycxy521 2010-10-24 22:13
Xilinx V5 PCIE IPcore的问题  ...2 jiexiongw 2008-5-22 108636 yejiawei_2008 2010-10-24 22:06
[讨论] 怎样弄VCD向量文件啊 千里之外 2010-10-22 22795 louisesunjie 2010-10-24 20:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 20:12 , Processed in 0.080911 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块