130万门的ASIC芯片需要多大的FPGA做原型验证合适？

fairyalei · 发表于 2010-11-29 16:11:51

咋没高手帮助解答下啊？

benjaminweber · 发表于 2010-11-29 18:13:09

回复 acgoal

v5的片子做验证板布线会不会太复杂，如果将设计分割到两个片子会不会更好些呢？
fairyalei 发表于 2010-11-28 22:19

登录/注册后可看大图

如果能放到一个FPGA内最好
两个FPGA涉及到时钟同步，结构拆分，两个FPGA只见大量信号的互相传递等等，实际上问题更加复杂
不过一个FPGA的使用率超过70%就非常难了，这时候考虑多个FPGA是一种被迫的选择

fairyalei · 发表于 2010-11-29 19:50:47

回复 12# benjaminweber

请问这个使用率怎么计算呢？130万门的asic对应到FPGA用多大规模的合适，具体应该怎样计算呢？

acgoal · 发表于 2010-11-29 21:33:46

回复 10# fairyalei

如果用两个，还不如用一个呢，用起来方便。

benjaminweber · 发表于 2010-11-29 22:02:17

回复 benjaminweber

请问这个使用率怎么计算呢？130万门的asic对应到FPGA用多大规模的合适，具体 ...
fairyalei 发表于 2010-11-29 19:50

登录/注册后可看大图

取决于你的ASIC设计是怎样的。如果你的ASIC设计中寄存器较多，那么可以统计寄存器的数量然后看这些寄存器占FPGA内寄存器的百分比。
如果是组合逻辑占大多数，不叫不好办。建议你拿synplify综合一个小模块，得到你们ASIC设计和FPGA的一个基准比例，然后乘以一个系数，就可以大概估计了。

baolin · 发表于 2010-12-1 13:43:16

最好放在一个片子，不然整死。多片是没办法的办法。

V5/V6片内资源太多，DSP BLOCKram 都算slice。只有寄存器和组合逻辑才会占slice。
V5 330应该够用

guoteng2000 · 发表于 2010-12-1 14:14:44

新手观望

qiantianyiqian · 发表于 2010-12-1 17:52:54

围观一下

fairyalei · 发表于 2010-12-1 19:51:04

回复 15# benjaminweber

非常感谢，看来这个资源评估还还真是不太容易啊

fairyalei · 发表于 2010-12-1 20:07:29

最好放在一个片子，不然整死。多片是没办法的办法。

V5/V6片内资源太多，DSP BLOCKram 都算slice。只有寄 ...
baolin 发表于 2010-12-1 13:43

登录/注册后可看大图

我接触比较多的是Altera的器件，请问从资源上讲stratix III 是不是差不多了。

在网上查了许久不清楚system gates与ASIC gates的区别，可否给解释下呢。

[求助] 130万门的ASIC芯片需要多大的FPGA做原型验证合适？