请教下如果寄存器的时钟端用普通信号代替，在DC前端该怎么设置？

qqqyb

寄存器的CK端一般是不允许使用数据的，原因是破坏了同步设计，使得整个设计无法做时序分析了。
时钟原本是一个独立的专用的网络，时序分析时钟周期作为参考的。
如果以数据信号作为时钟，那么就不容易分析该信号作为数据时的时序了。
因此不建议讲WE作为时钟使用。
从你说的情况，clk是不是data_in信号的随路时钟，如果是就不该出现偏差那么大的，否则就是板级布线问题。
WE信号是写使能还是数据有效信号，如果类似总线控制写使能作用，那么该电路应该是一个异步总线接口。

楼主，最好能讲情况说仔细点，方便大家一起讨论分析。