定点实数乘法的FPGA实现

wang182004 · 发表于 2010-7-30 10:44:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用定点数做两个实数的乘法，比如共16位，用1+5+11定点。
方法是不是这样：把小数点右移11位，即把数放大2^11，这样就变成整数运算，结果在缩小2^22，即小数点左移22位？？
问题（1）但是我写 testbench时输入小数，modersim无法现实小数？需要在哪做处理？(我看过别人写过一个帖子，里面可以显示小数。
（2）我知道VERILOG中无法识别小数，那么我们需要处理小数时应该如何处理后再放到程序中？？

harry1862pd · 发表于 2010-7-30 14:32:17

thanks

harry1862pd · 发表于 2010-7-30 14:33:28

thanks

harry1862pd · 发表于 2010-7-30 14:34:36

thanks

harry1862pd · 发表于 2010-7-30 14:37:08

thanks

harry1862pd · 发表于 2010-7-30 14:40:21

thanks

harry1862pd · 发表于 2010-7-30 14:42:47

thanks

harry1862pd · 发表于 2010-7-30 14:44:37

thanks

harry1862pd · 发表于 2010-7-30 14:46:06

thanks

harry1862pd · 发表于 2010-7-30 14:47:33

thanks

[求助] 定点实数乘法的FPGA实现

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2