在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8979|回复: 10

[求助] Altera PLL 的奇怪问题

[复制链接]
发表于 2010-10-24 08:39:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我碰到了一个奇怪的问题。
我的设计中用到的FPGA是stratix II GX,我的程序在这个FPGA中一直运行正常,两天前,我将它放到高低温箱中作测试,在高低温箱中只是做了常温测试,前两个小时运行正常,突然FPGA就运行不正常了,经过检查发现:FPGA中的PLL都失锁了,所以由PLL驱动的逻辑都不能运行,而由时钟输入引脚驱动的逻辑都能正常运行(备注:我在高低温箱中并没有做高温和低温测试,只是做了常温测试)。我的高低温箱接地良好,而我测试用的电源接地并不好,我将FPGA从高低温箱拿出来后,FPGA还是不能正常运行。
是不是FPGA中的PLL坏了?
我需要怎么办?

希望各位高手给点提示。
谢谢
发表于 2010-10-24 18:56:38 | 显示全部楼层
单凭你的描述还不能肯定是哪里问题啊。PLL失锁的可能性有好几种。锁相环坏了是一种,再比如说晶振坏了,导致输出精度不好也会导致失锁。温度箱一般静电比较大。不知道有没有可能是静电环境导致的器件损坏。PLL损坏我也见过。
发表于 2010-10-25 08:44:00 | 显示全部楼层
altera 的PLL有可能损坏了。电源接地不好还上去测,比较危险的。另外可以检查一下电源是否异常,连接是否良好。
我也碰到过PLL坏过的,不过是core voltage过高导致的。
PLL坏了的话,没有别的办法,换片子。
 楼主| 发表于 2010-10-28 23:39:27 | 显示全部楼层
晶振没有损坏,core voltage 电压也正常,FPGA可以跑晶振时钟控制的电路,而由PLL时钟控制的的电路则不运行。
还有一个问题:FPGA中的12个PLL不会同时全部坏了吧?有什么原因可以导致PLL全部坏了呢?
发表于 2010-10-29 09:34:44 | 显示全部楼层
你是如何测试12个PLL的?
 楼主| 发表于 2010-10-29 22:36:28 | 显示全部楼层
没有完全测试12个PLL,只是发现我用到的3个PLL都不工作了。
发表于 2010-11-1 09:08:19 | 显示全部楼层
thanksa alot
发表于 2010-11-1 14:00:52 | 显示全部楼层
marks
发表于 2010-11-4 19:37:53 | 显示全部楼层
学习了,谢谢
发表于 2010-11-16 15:28:30 | 显示全部楼层
看看PLL_ENA这个引脚是不是挂了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-28 19:08 , Processed in 0.180509 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表