在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (144) |订阅

后端讨论区 今日: 0|主题: 21801|排名: 7 

[求助] Abstract提取lef求助 attachment  ...23456 gyl1125 2011-4-25 5326015 lndxeb 2023-12-19 14:30
[求助] LVS IC后端小楠 2023-12-18 2994 卷芯菜 2023-12-19 14:24
[求助] 如何比较两个版图是否一致?  ...2 Veriart 2015-1-10 115375 摩卡咖啡 2023-12-19 11:28
[求助] ICC 打开以前的Design出现问题  ...2 dddzr 2013-12-30 126970 liyy123456 2023-12-18 22:06
[求助] LVS rule file关于LVS REDUCE语法 求助! 新人帖 SUZIYUAN 2023-12-18 0907 SUZIYUAN 2023-12-18 21:19
[求助] 关于report_net的报告问题 thrallzy 2023-12-18 0932 thrallzy 2023-12-18 20:07
[求助] voltus进行static rail analysis报错 attach_img MWH_marven 2023-12-18 6899 MWH_marven 2023-12-18 17:33
[求助] tetramax atpg中,在读入verilog lib model时,报错N1 attach_img xiaoqi1002 2023-12-13 2861 xiaoqi1002 2023-12-18 16:04
[求助] 关于DFT FLow的问题 又来长脑了 2023-12-18 1995 zhiwenhao 2023-12-18 14:13
[讨论] 请问有谁知道C家的DDI 与DDIEXPORT的区别吗? eemitel 2023-12-17 11144 IC2046 2023-12-18 13:42
[求助] PT反标在网表里找不到net attach_img 周一一 2023-12-5 3846 周一一 2023-12-18 11:48
[原创] SPI综合约束添加 someone_0506 2023-12-17 2939 someone_0506 2023-12-18 10:28
[求助] 关于dc综合出现问题 xiuxiu_vvv 2023-12-15 41068 xiuxiu_vvv 2023-12-16 16:36
[求助] Genus物理综合求助 xiaopet 2023-12-14 1836 kk2009 2023-12-16 11:39
[求助] PTPX计算peak power的数值和transition什么关系 新人帖 ganjunjie 2023-12-13 2765 liemk 2023-12-15 19:20
[求助] addfiller之后出现drc报错,该怎么处理?直接删除这个filler可以吗? fanyf 2023-11-28 41419 masj2022 2023-12-15 18:09
[原创] 插filler cell报出的drc的问题 Tfp 2023-3-1 51550 uskan 2023-12-15 17:52
[求助] innovus添加filler cell问题 知北游W 2023-10-10 41716 uskan 2023-12-15 17:21
[原创] 請問 Innovus 相關問題 attach_img a2s2 2023-11-29 21065 卷芯菜 2023-12-15 14:41
[求助] 问题已解决 删帖 fangwang85 2023-12-15 1579 卷芯菜 2023-12-15 14:31
[求助] 什么叫做tie_high,tie_low pins  ...2 W13675308408 2014-10-25 1617643 wisywyx 2023-12-15 14:21
悬赏 [求助] innovus addFiiler加不满 - [已解决] attach_img  ...2 759224749 2023-11-29 142179 wisywyx 2023-12-15 14:12
[求助] fusion compiler migration assistant 南波湾001 2023-12-11 41129 yinxr 2023-12-15 13:41
[求助] 新人做数字后端,vdd、vss分别为0v、1.8v,当在cadence中仿真出现1.4v,请问正常吗? attach_img modoalos 2023-12-12 21036 modoalos 2023-12-15 10:51
[求助] timing mode fangwang85 2023-12-1 8982 zhh124 2023-12-15 10:31
[求助] set_max_transition与set_clock_transition有什么关系 新人帖 someone_0506 2023-12-13 51751 king-wa 2023-12-15 10:06
悬赏 [求助] 大佬们,新人刚入,想问一些关于cadance RC 的问题 - [悬赏 200 信元资产] zgh99 2023-12-15 0988 zgh99 2023-12-15 09:39
[求助] Ansys Products 2023包含了哪些软件,redhawk-SC包含了吗 LuckyEDAZ 2023-9-10 51619 myedacn 2023-12-15 06:25
[讨论] dc2016 和dc2012 面积综合出来不同 chenyueboy 2017-2-20 63934 leixaut 2023-12-14 23:19
[求助] innvous 中怎么通过指令对Pin进行删除 桅杆 2023-12-7 31551 xiaoyue12 2023-12-14 15:48
[求助] DC综合后出现一个奇怪的fanout过大的问题,求各位大神给点意见  ...2 archertake 2014-6-26 109201 xiaoyue12 2023-12-14 15:43
[求助] RTL vs DC后的netlist 做fm时svf是不是必须的【已解决】  ...2 jiazhang 2015-5-6 104441 xiaoyue12 2023-12-14 15:39
[求助] PR 新人帖 啵啵33 2023-12-11 3820 xiaoyue12 2023-12-14 15:38
[求助] 如何在pcell中 打孔 杨原仪 2023-11-15 51008 杨原仪 2023-12-14 13:34
[求助] 做upf,dc综合出来的netlist,替换了一个level shift,formality还是过了  ...23 saicom 2015-1-14 2312520 hknuaa 2023-12-14 11:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:04 , Processed in 0.020665 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块