在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 413|回复: 2

[求助] clock jitter

[复制链接]
发表于 2024-8-27 14:26:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请教下各位大佬,一般对于自研PLL的clock jitter怎么进行取值 ,0.5*peak2peak jitter?
发表于 2024-8-28 15:11:14 | 显示全部楼层
不用乘以0.5呀,就是period jitter
 楼主| 发表于 2024-8-29 17:29:34 | 显示全部楼层


zero_0 发表于 2024-8-28 15:11
不用乘以0.5呀,就是period jitter


感谢,清楚了。查了下相关资料,这个值需要大量样本统计得到,并且对于同一个PLL时钟源,不同的分频输出jitter值也会不一样。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:53 , Processed in 0.013815 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表