EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31158|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..19	jackzhang 2025-7-8	18031559	bjrr 2025-10-2 14:49
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..234	jackzhang 2024-11-29	233486908	alphazero 昨天 18:47
隐藏置顶帖活动推荐（奖励1200信元）：IDAS 2025设计自动化产业峰会（9月15-16日，杭州） ...2 3 4 5 6..12	论坛管理员-1 2025-8-22	1156055	GGuoDDong 昨天 14:19
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2637296	onepound 3 天前
隐藏置顶帖万元大奖！PyAether【开放题目应答、自由作品征集、研究成果互认】征集全面开启！精华1 ...2	PyAether玩家 2025-7-12	113867	zhangshiwei 4 天前
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5252764	lani09 2025-8-20 16:26
版块主题
	Yuki_IC2024-12-1	59929	zhh1242025-5-20 21:53
[资料] XILINX FPGA Verilog编程大全 ...2 3 4 5 6	nuerhachidetian 2019-9-10	5220378	yzwbb2013 昨天 21:55
[讨论] DDR模式 New	scutlee 昨天 21:26	046	scutlee 昨天 21:26
[资料] 分享一些jesd204b和PCIe的资料 ...2	yif1878 2023-12-7	153019	yzwbb2013 昨天 21:09
[讨论] DFT需要前端做什么？ New	scutlee 昨天 00:47	4314	scutlee 昨天 20:16
[统计] 应届生毕业工作意愿方向调查 ...2 3	固执的寻觅 2019-10-13	2219779	ICERS兼职昨天 17:11
[求助] 关于使用ICG与AND门做时钟门控的时序检查 New	任大大昨天 17:01	176	daodaier 昨天 17:11
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..8	杰克 2021-7-10	7161948	1326870639 昨天 17:09
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	61245	tfpwl_lj 昨天 16:41
[求助] 配置静态参数不需要做同步是否安全，亚稳态一定会稳定下来吗 New	simplezt 昨天 11:05	2113	simplezt 昨天 11:36
[原创] FPGA设计整洁代码3-信号命名和定义应该明确	chop147 2018-9-4	31764	mihoyo 昨天 10:53
[资料] ARM GIC600相关文档（中断管理）	hanyusky10 2020-7-25	93766	hanyusky10 昨天 10:39
[求助] 不知道如何在设计中例化io_pad - [已解决] ...2 3 4 5	郑伟 2021-11-17	4417800	xiaoyuIC 昨天 10:04
[求助] 有没有什么办法能读取分析rtl移除所有参数并把端口转化为网表类似的一维格式 New	lolina 前天 15:05	0131	lolina 昨天 09:53
设计文档模板 ...2	jackzhang 2003-10-20	1815487	yzwbb2013 前天 21:07
[原创] 数字IC设计(IC前端\|FPGA\|ASIC)方向可以发sci论文吗？	albe2t 2024-6-6	95120	ICERS兼职前天 19:49
[讨论] dft学习 New	IC菜鸟无敌前天 18:00	074	IC菜鸟无敌前天 18:00
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	888235974	dennisi123 前天 17:52
[原创] delta-sigma verilog程序 ...2	tyler861021 2018-5-21	145696	纸鹤之何前天 15:18
[求助] 有没有正在做MTP的高校课题组，求助！！！	阿司匹雪 2025-9-9	3329	阿司匹雪前天 14:59
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9957036	zhangshiwei 前天 14:33
[调查] 你使用哪个数字P&R工具？	xylimm 2024-9-3	02129	xylimm 前天 11:38
[求助] DC如何使用gtech网表后继续综合？ New	shiluo9 3 天前	2176	dikonpep 前天 11:20
[资料] vhdl verilog学习资料	feixuemeng 2024-11-26	91557	wenfu 前天 10:44
[原创] Xilinx FPGA NVMe主机控制器IP，高性能版本	axpro 2024-2-1	31556	axpro 前天 10:41
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程	目光所至是远方 2022-12-28	87502	carolyn2309 前天 10:20
[求助] 经过flash的路径约束 New	桦桦前天 09:32	2199	ilmkduse 前天 10:12
[资料] SD2.0和3.0协议中文版 ...2 3 4	851018986 2016-10-12	3818352	im.leo 3 天前
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2616695	communicator 3 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	180127256	tangryshe 3 天前
DDR DQS信号的用途讨论 ...2 3 4 5 6..10	jamyce 2004-7-30	9050359	msbmsbmsb 3 天前
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..26	hongbutiao 2012-11-27	251122659	871370416 3 天前
[求助] DDR4的DLL到底有什么用 ...2	zlllz120 2016-9-1	1414533	msbmsbmsb 3 天前
	论坛管理员-12024-11-18	17734709	fpga_c2025-6-16 11:11
[求助] 跨时钟域同步，若两级寄存器之间的时序为刚好满足的状态，那么是不是就不能起到降低亚稳态的功能了？	KwonJunHyun 2025-9-10	6387	KwonJunHyun 3 天前
[求助] 如何在综合网表中添加Power_IO New	风城烟雨 3 天前	090	风城烟雨 3 天前
[原创] 数模混仿相关注意事项	yex 2021-3-18	94671	ilmkduse 3 天前

12 3 4 5 6 7 8 9 10 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31158|排名: 5

快速发帖

浏览过的版块

站长推荐 /1