ET创芯网论坛(EETOP)

您现在是游客状态

请您   登录   或  注册  享受更多权益

汽车功能电子化、ADAS及自动驾驶等汽车电子资料合集
收起/展开 收藏本版 |订阅

FPGA/ASIC/IC前端设计 今日: 0|主题: 26077|排名: 6 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
全局置顶 隐藏置顶帖 泰有聊技术篇:利用示波器实现多通道信号频谱分析(奖励纸质版选型及方案指南,98页) attachment digest  ...23456..8 jackzhang 2019-5-6 735112 hjj194 昨天 19:44
全局置顶 隐藏置顶帖 电源转换器设计详细流程图谱免费下载(奖励300信元!) attach_img 论坛管理员-1 前天 17:29 557 陈腾腾 昨天 18:38
全局置顶 隐藏置顶帖 PPT下载:聚合物传感器将走向何方(奖励300信元) attachment  ...23456..11 jackzhang 2019-5-5 1076724 chengji1999 昨天 13:04
全局置顶 隐藏置顶帖 汽车功能电子化、ADAS及自动驾驶等汽车电子资料合集(1) attachment  ...23456..17 jackzhang 2019-4-30 16110078 chengji1999 昨天 12:31
全局置顶 隐藏置顶帖 超低功耗免电池物联网方案(资料合集) attachment  ...23456..15 jackzhang 2019-3-31 14618300 陈腾腾 昨天 09:46
全局置顶 隐藏置顶帖 限时下载!新概念模拟电路之《源电路—信号源和电源》(奖励300信元) attachment  ...23456..10 jackzhang 2019-5-10 971505 wang_2019 前天 21:35
  版块主题   
[求助] I2C功能仿真疑问 attach_img New 啵啵 3 天前 454 啵啵 昨天 22:02
[求助] DC综合问题 attach_img New Gecy1226 昨天 20:16 126 Gecy1226 昨天 21:59
[求助] [已解决]modelsim中仿真的问题 estyzq 2011-10-2 81515 zsy5460 昨天 21:49
[讨论] verilog 中FIFO 问题  ...23 lincolnlee 2010-9-8 293391 SimonZhamg 昨天 21:31
[求助] 集成电路工程专业的学生,在福建就业的话,请问DFT和FPGA哪个就业前景更好呢?? 新人帖 lwh. 2019-5-14 5129 synopsys552015 昨天 20:14
[求助] ADC型ASIC设计与流片 新人帖 New zekezang 前天 16:49 265 synopsys552015 昨天 20:13
[资料] Journal of Semiconductors_2014_A single-channel 10-bit 160 MSs SAR ADC in 65 nm CMOS attachment New wkp1992101 昨天 09:14 331 synopsys552015 昨天 20:13
[求助] multiple cycle约束的用法-某芯片企业面试题 New StephenChan 前天 09:53 775 synopsys552015 昨天 20:12
[求助] FPGA中IO约束skew fttftt1426 2019-5-13 6101 synopsys552015 昨天 20:12
[求助] vivado时序分析 attach_img  ...2 IC.Michael 2019-3-5 14564 synopsys552015 昨天 20:12
[求助] DC综合 新人帖 New Gecy1226 昨天 16:40 333 Gecy1226 昨天 17:32
投票 [统计] 你是用VHDL还是用Verilog HDL?  ...23456..77 buley 2011-9-8 76293327 suisuisi 昨天 17:31
[求助] 求R8051XC2代理联系方式 New cxj2010 昨天 16:11 023 cxj2010 昨天 16:11
[资料] spyglass培训资料SpyGlass-CDC-Training-Slides attachment  ...23456 weijingchuan 2018-8-28 522942 bjgunner 昨天 15:38
spyglass检查代码问题 attach_img  ...2 robberxiong 2009-7-2 104056 厚娇07 昨天 15:23
[求助] Error (10228): Verilog HDL error at tb_modules.sv(1): module "mod_a" cannot be declared more than once File 新人帖 New 我要学设计 前天 11:09 124 gaurson 昨天 14:28
[求助] synplify_premier综合卡在premap阶段 New IC.Michael 昨天 12:11 017 IC.Michael 昨天 12:11
[求助] DC综合问题 attach_img  ...23 菜鸟ASIC 2013-7-10 215423 Gecy1226 昨天 11:11
[求助] 关于db文件,如何查看有多少cell,多少时序的cell attachment  ...2 ziven 2018-10-12 103683 衰神 昨天 10:56
[求助] 使用ML605板子 官方的Verilog例子,DDR3初始化不成功,有偿请求帮助 新人帖 New hxl_led 前天 09:44 231 dingliang2017 昨天 10:53
[原创] xilinx7系需要加载pcie 相关逻辑吗 ?没看明白 attach_img New american007 前天 20:29 236 dingliang2017 昨天 10:49
[招聘] 招聘FPGA/IC 前端~~期待您的加入 New Cindy888 前天 14:11 283 Cindy888 昨天 09:42
[原创] always @( in1) out1 = in1; 这样赋值一次的作用 ? New american007 前天 16:12 255 american007 前天 20:30
[资料] CMOS超大规模集成电路设计第4版 中文版 attachment  ...23 sunhaoflash 2015-5-27 283265 海盗船长lyc 前天 19:39
[求助] ISE综合时UCF文件报错 attach_img  ...2 New fuxiaolicaicai 6 天前 1466 fuxiaolicaicai 前天 18:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关闭

小黑屋|手机版|Archiver|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-5-25 03:09 , Processed in 0.038784 second(s), 5 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块