eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
收起/展开 收藏本版 (69) |订阅

FPGA/ASIC/IC前端设计 今日: 1 |主题: 28001|排名: 8 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
全局置顶 隐藏置顶帖 芯片精品文章合集(500篇!) attach_img  ...23456..30 jackzhang 2020-12-15 2941794673 zampple 前天 22:37
全局置顶 隐藏置顶帖 电子书:《示波器旅行指南》,下载奖励300信元! attach_img  ...23456 jackzhang 2021-8-23 5824683 HHR2017 前天 10:33
全局置顶 隐藏置顶帖 奖励300信元 | 白皮书下载:初创IC企业必备:上手快,即开即用的IC设计研发云平台 attach_img  ...2345 论坛管理员-1 2021-9-2 4816239 hnwulei 前天 10:32
全局置顶 隐藏置顶帖 EETOP诚邀模拟IC相关培训讲师  ...23 创芯讲堂运营 2021-3-29 21186737 中国 4 天前
全局置顶 隐藏置顶帖 创芯人才网--重磅上线啦! jackzhang 2021-5-21 2134155 cpu_verfication 2021-8-22 06:53
  版块主题   
创芯大讲堂课程汇总清单,一键式浏览全部好课(目前有优惠中)创芯讲堂运营2021-8-9185251whulaisla2021-11-8 10:10
[转贴] QuestaSim2021.1 安装包 attachment  ...23456..12 ianFYB 2021-8-20 1191864 prabakaran_vlsi 2 小时前
悬赏 [求助] 请问这些折叠的D触发器,怎么变成一个整体 - [悬赏 10 信元资产] attach_img New weizqsocool 昨天 22:27 1133 lizexc 昨天 23:16
[求助] 一个关于多维数组赋值的问题 New Dyliner02 昨天 09:56 3124 phoenixson 昨天 21:36
投票 [统计] 你是用VHDL还是用Verilog HDL?  ...23456..83 buley 2011-9-8 828142597 lincons 昨天 19:05
[讨论] 集成电路读研,硬件安全方向值不值得去? New 蔡茂园 前天 21:10 2164 innovation 昨天 18:14
[求助] 请问在ISE环境下,可以用什么方法给客户提供仅用于仿真评估而不能综合实现的IP?  ...2 New innovation 6 天前 18159 wsmysyn 昨天 17:31
[求助] 请问大神们:有没有跨FPGA平台的RTL加密办法? 新人帖  ...2 New hunle 3 天前 12341 hunle 昨天 17:11
[原创] 深入理解FPGA加速原理——不是随便写个C代码去HLS一下就能加速的 attach_img  ...2 ccpp123 2020-6-23 121236 liuyiwen 昨天 14:19
[讨论] 比DesignWare DW01_add 更快的加法器? 新人帖 New 没蚊子 昨天 13:57 092 没蚊子 昨天 13:57
[求助] 求28nmPDK完整包 新人帖 xiaoz04 2021-1-5 5933 newrfdesign 昨天 13:54
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...2 杰克 2021-7-10 183083 轩辕志瑜 昨天 13:42
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 attach_img  ...23456..19 megaic 2016-4-22 18729509 octwang 昨天 10:24
[求助] vesa dsc硬件实现 440实验室 2020-3-25 31180 huchl 昨天 09:29
[原创] 用Python写Verilog(非HLS) digest  ...23456..31 ccpp123 2018-7-25 30661375 myl 昨天 08:58
[资料] AMBA® 3 AHB-Lite 协议 中文版 attachment  ...23456..36 尐翟 2020-9-8 35622236 darkwingay 昨天 08:48
[讨论] 请问Xilinx是否推荐基于Slice内部的专用Multiplexers(F7MUX, F8MUX, F9MUX)实现宽输入的逻辑表达... attach_img New innovation 前天 23:58 0104 innovation 前天 23:58
[原创] Disassembly on ARM designstart simulation attachment New lincons 前天 14:34 2208 student321 前天 21:43
[求助] cortex M0 eval版本能用于silicon吗? wyb512 2018-6-2 2631 tmd007 前天 21:22
[求助] 求问为什么标准单元库中触发器有两个建立时间和保持时间 新人帖 attach_img New dianfeng1995 前天 11:04 4217 geo24 前天 16:17
投票 [统计] 应届生毕业工作意愿方向调查 agree 固执的寻觅 2019-10-13 95282 eric1810 前天 14:44
[求助] 关于vivado安装错误 attach_img New noname丶 前天 11:00 070 noname丶 前天 11:00
[原创] nvme ip RTL源码  ...23456..12 1014003606 2018-3-8 11514891 stormwood 前天 10:26
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用,还是使用 Altera的FPGA 常用?  ...23456..24 hongbutiao 2012-11-27 23473345 smarthb 前天 10:18
[原创] 芯片I2C slave将SDA拉低导致SCL不输出问题的解决过程 attach_img  ...2 atomdust 2016-4-25 136376 gerry1512 3 天前
[求助] verdi软件使用,波形背景颜色 attachment  ...234 9065574912 2014-12-22 368841 demonprime 3 天前
[求助] 刚转IC,学习数字IC前段的需要掌握哪些语言 新人帖 attachment yhji1334551882 2021-9-8 5397 yhji1334551882 3 天前
[求助] .cshrc文件是干嘛的?  ...2 朱鹮2011 2015-8-3 1312543 jl1374141105 3 天前
[原创] Spyglass 2018 prabakaran_vlsi 2021-9-5 4425 patrickchen 3 天前
[资料] spyglass power文档 新人帖 attachment New absurd_d 3 天前 195 absurd_d 3 天前
[求助] Intel FPGA 100 Level Courses怎么能看 New 西西在冰城 3 天前 096 西西在冰城 3 天前
[求助] perl脚本 新人帖 attach_img New 王喜鑫 4 天前 9176 王喜鑫 3 天前
[原创] 可视化EDA开发工具 attach_img  ...2 micbot 2021-9-8 11574 Johnmc104 3 天前
[原创] PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 digest agree  ...23456..266 gvi-tech 2015-12-21 2656213422 Johnmc104 3 天前
[求助] 如何设计线性反馈移位寄存器(LFSR) attachment window_blinds 2017-10-17 510609 a389286799 3 天前
[求助] 请教Verdi显示schematic的算法 zsftm 2015-9-21 31237 ty_xiumud 3 天前
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-9-19 06:25 , Processed in 0.052212 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块