EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› FPGA|ASIC|IC前端设计论坛› FPGA/ASIC/IC前端设计

收藏本版 (39) |订阅

IC前端设计今日: 6 |主题: 27005|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 772 / 772 页下一页

返回

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者/时间	回复查看	最后发表

隐藏置顶帖电子资料：信号完整性基础知识-从仿真到测量 \|有奖下载： 300信元+一次性医用口罩 ...2 3 4 5 6..13	论坛管理员-1 2020-6-9	12719922	Fomalhaut 半小时前
隐藏置顶帖关注Mentor直播，重奖500信元 \|主题：汽车电子CAN总线仿真优化分析	论坛管理员-1 7 天前	51732	lxy19861105 昨天 16:38
隐藏置顶帖 EETOP开启全方位的投融资对接服务！为大家创业提供融资对接！	jackzhang 2020-6-19	03019	jackzhang 2020-6-19 12:52
隐藏置顶帖侵权通知公告	jackzhang 2020-5-29	32281	jackzhang 2020-6-4 11:36
版块主题
[求助] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [悬赏 20 信元资产] New	yishuad 1 小时前	038	yishuad 1 小时前
[求助] verilog的force强制赋值内存出错 New	erli 2 小时前	060	erli 2 小时前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..14	komatsu001 2016-10-27	13140259	lbzhu 3 小时前
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5	netshell 2018-4-17	457970	glinkliu 8 小时前
[求助] altera的FPGA关于调用altlvds_rx的问题 New	nm2012 10 小时前	188	nm2012 10 小时前
[讨论] 一块FPGA可以同时工作在几个时钟频率下？	kalelshey 2013-8-1	62418	nm2012 11 小时前
[求助] ADC DDR时序约束问题源同步约束 ...2	kimdow 2016-11-6	112955	nm2012 11 小时前
[求助] 带选择的2输入D触发器时序电路分析问题请教（电路逆向） New	yjj_123 昨天 20:08	0171	yjj_123 昨天 20:08
[资料] PCIE协议GEN2~GEN4汇总 ...2 3 4 5	xiao_jie 2017-7-11	495376	kegaank 昨天 18:53
[原创] 用FPGA实现简单的UDP/IP通信 ...2 3 4 5 6..17	dogbear2245 2017-1-16	16122208	kegaank 昨天 18:52
[原创] 用Python写Verilog(非HLS) ...2 3 4 5 6..10	ccpp123 2018-7-25	9316495	kegaank 昨天 18:44
[求助] 现在的verdi集成了nlint的功能吗？ New	id1563662788 昨天 09:55	3295	tom0626 昨天 16:20
M8051 8-BIT MICROCONTROLLER ...2 3 4 5	LoktikVJ 2009-2-28	446718	oneszyd 昨天 15:58
[讨论] 讨论一下xilinx vivado使用版本情况，寻找最稳定版本，谢谢大家 ...2	id1563662788 2020-4-9	182339	id1563662788 昨天 14:01
[统计] 大家用FPGA哪家多些？ ...2 3	固执的寻觅 2018-4-19	284657	lbzhu 昨天 14:00
[求助] 问个语法verilog问题哦 ...2	呱呱年 2019-11-7	15751	xlteam2 昨天 04:11
[原创] low power RTL 设计优化 ...2 3 4 5 6..20	yaya126 2017-9-9	19339921	xlteam2 昨天 04:07
[求助] Xilinx官网下载VIVADO，登录拒绝，该怎么下？	一语奔驰 2016-1-2	31123	evilfool911 昨天 01:51
[求助] dvt 18.40版本下载	iknowzxc 2020-4-18	2315	kn1ght 前天 21:33
[原创] pcie扫盲贴 ...2 3 4 5 6..8	shiyinjita 2014-4-10	7219622	luoyi_51 前天 19:57
[讨论] DC中这种时钟设计应该如何进行约束	SKILLER 2013-12-10	91556	liu675 前天 15:40
[原创] 请教ptpx功耗仿真 New	atlandis 3 天前	1119	文锋若风前天 11:29
[求助] 负阻LC振荡器的可变电容设计 New	Augustus98 3 天前	3129	Augustus98 前天 11:27
[求助] 后防真 New	fangwang85 3 天前	1164	asic_service 前天 11:26
[求助] 求教vivado工程中如何使用xil_defaultlib.D_flipflop New	freebigfish 前天 10:20	1125	id1563662788 前天 10:46
[资料] PCIE入门必读啊，浅显易懂的东西，很详细 ...2 3 4 5 6..34	li869725671 2016-2-28	33633090	junrob 前天 00:07
[求助] 关于async FIFO指针同步的理解 New	vin3ent 3 天前	1166	jasper0608 3 天前
[求助] Digital Arithmetic 这本书,有中文版的吗? ...2 3	bridgepons 2019-2-4	222383	lhm1003 3 天前
[求助] 转置RAM 按列写按行读 - [悬赏 10 信元资产] New	burning233 4 天前	1254	henry.wang 3 天前
[求助] 滤波器的输出有效数据问题 New	lbzhu 5 天前	1242	henry.wang 3 天前
[求助] 相同工艺下，面积小了10%，功耗翻了好几倍。	Crosshairs 2020-6-26	3922	gbzhh 3 天前
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？	半人小马 2016-9-25	91068	henry.wang 3 天前
[资料] 基于Spyglass的同步设计分析与静态验证 ...2	edacw 2019-12-23	16949	fyqy0813 3 天前
[求助] FPGA与RTL8211EG调试时，数据上传到电脑丢包 New	yyz1988 3 天前	0163	yyz1988 3 天前
[求助] 新手求教vivado时序约束不满足怎么处理？ New	woodstock 5 天前	3121	zzj0329 3 天前