电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!

FPGA/ASIC/IC前端设计

[ 25805 主题 / 147049 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
全局置顶   有奖下载:泰克MSO6最新4G带宽电源探头大揭秘(奖励:工具箱等+300信元) 图片附件  ...23456..7 jackzhang 2019-1-9 62/2436 3637320230 39 秒前
全局置顶   2018 ADI 最火爆的六本电子书合订本!下载即奖励400信元! 附件  ...23456..104 jackzhang 2018-9-12 1032/62106 sophy_yao 9 小时前
全局置顶   Keysight Engineering Education 2019课程详细介绍 图片附件  ...2 论坛管理员-1 2019-1-3 15/3023 zxw227ekat 昨天 16:36
全局置顶   EETOP在线培训平台--创芯大讲堂正式运营! 图片附件  ...23456..10 jackzhang 2018-9-7 93/27605 Kris_Auspicious 2019-1-5 16:29
Lock   [活动]欢迎关注EETOP官方微信公众号,可以奖励200信元 图片附件  ...23456..18 jackzhang 2017-9-18 179/98874 彼岸花开安保处 2018-9-15 21:07
本版置顶   [原创]数字典型电路知识结构地图,请大家参考,也希望积极补充! 附件  ...23456..15 rosshardware 2018-9-4 140/10454 adan313 昨天 22:01
   版块主题   
new   [求助]关于ISE14.7 时钟IP核使用 输出时钟恒为0 1187860367 2019-1-15 3/161 1187860367 1 小时前
new   [解决]承接fpga项目,本科和研究生毕业设计 沛凝一鸣 2018-3-1 4/863 daxueliujisheng 2 小时前
new   [讨论]免费EDA工具,免安装,仅限学习目的使用 附件  ...234 iNostory 2018-10-3 31/1806 adan313 11 小时前
new   [求助]parallel pattern仿真不过 fangwang85 2019-1-21 0/95 fangwang85 昨天 20:26
new   [资料]System verilog 和verilog 以及perl经典书籍 附件 zhangning029 2018-12-7 6/253 An.yi 昨天 17:16
new   [资料]ic前端几本经典书籍(经典中的经典)分享 附件  ...2 329879762 2019-1-7 13/402 An.yi 昨天 17:10
new   [原创]AURORA 遇到一个百年难遇的问题  ...2 ykq19880104 2016-3-16 10/931 chaoyangtianxia 昨天 14:29
new   [求助]关于vivado缓解congestion的策略 IC.Michael 2019-1-21 0/42 IC.Michael 昨天 14:07
new   [求助]vcs仿真选项 fangwang85 2019-1-18 1/297 547925053 昨天 13:47
common 投票 [统计]你是用VHDL还是用Verilog HDL?  ...23456..75 buley 2011-9-8 744/87645 ysxwonder 前天 11:10
common [原创]特权同学倾情奉献9G海量FPGA学习资料(这是最新版,希望版主删掉原来的) rousong1989 2014-7-16 8/1572 MaylingLin 前天 11:00
common 悬赏 [求助]求助如何调用DC工艺库(target library)中的指定单元(cell) - [已解决] yishuad 2019-1-17 5/149 yishuad 前天 10:19
common   [调查]Synopsys Installer 3.2 附件  ...2345 flosan 2015-1-4 49/8144 Hugo6283 前天 09:17
common   [活动]【zynq征文】Zynq在Vivado的应用、源码 附件 精华 1  ...2345 gaochy1126 2013-2-20 41/5868 shancjb 3 天前 20:02
common   [讨论]承接数字后端SOC物理设计(十年磨一剑,无流片失败经验) 图片附件 zhq415758192 2019-1-19 1/115 rvisk 3 天前 17:48
common   [资料]PCIE入门必读啊,浅显易懂的东西,很详细 图片附件  ...23456..29 li869725671 2016-2-28 286/21207 越远 3 天前 17:35
common 悬赏 [求助]请问xilinx的clocking wizard核产生的时钟频率必须有范围吗? - [已解决] hit_light 2019-1-19 2/98 菜鸟要飞 3 天前 12:42
common   [资料]Modelsim_Win64_10.1最简单最清晰最准确的破解 附件 suifeng_lll 2016-4-25 3/688 NtS 3 天前 11:36
common   [求助]FPGA时序分析,什么时候才正确  ...2 谁枫而飘 2016-10-15 10/871 Johnphy2012 3 天前 10:03
common   [资料]Vivado使用误区与进阶 PDF 附件 精华 3  ...23456..21 zhouph 2016-8-3 200/12570 Johnphy2012 3 天前 10:02
common   [求助]ISE的iSim可以进行时序仿真吗? zhuyuefeng2009 2019-1-15 3/107 Johnphy2012 3 天前 09:51
common   [讨论]ic设计公司一般是用什么服务器,环境怎么搭建的 lalala. 2019-1-11 7/288 Johnphy2012 3 天前 09:50
common   [求助]IP核 clock wizard问题 图片附件 成谶 2017-3-4 2/303 Johnphy2012 3 天前 09:50
common 悬赏 [求助]FPGA altera DDR3 引脚分配问题 - [悬赏资产 30 信元] 图片附件 傲拓天疆 2019-1-8 5/153 Johnphy2012 3 天前 09:49