后端讨论区今日: 1 |主题: 20915|排名: 18

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 芯片的bump规划 ...2	zhangyang370281 2021-5-4	155449	happy/ed 2022-10-21 14:58
[讨论] 后端拿到的netlist中看到有buf ...2	xingyun666666 2021-6-10	1513639	sugus86 2023-8-31 18:32
[讨论] 开个专题，大家有什么ir drop /power signoff的问题 ...2	xingyun666666 2021-6-25	153405	核桃树 2023-10-17 17:42
[讨论] 请教下，100平方左右的top，pr的run time正常是要多久跑一轮？ ...2	xingyun666666 2023-3-3	152508	gaishiqicai 2023-3-20 10:48
[讨论] 业内哪些公司做low power design比较多 ...2	neverSayNever 2010-3-3	147003	vlog 2010-3-15 22:51
[讨论] 有关post simulation ...2	handucheng 2010-3-24	147203	Desingman 2017-12-19 18:16
[讨论] 大伙来讨论下，你们后端用的sdc是怎么得来的？ ...2	zhq415758192 2011-3-16	146115	kevinht 2011-12-28 22:17
[讨论] calibre lvs 问题 ...2	wawejin 2011-8-19	146364	12kids 2011-9-25 23:30
[讨论] 不知道该怎么用tcl分析GDSII文件内容 ...2	prayer163 2011-11-16	146841	Lover_Momo 2017-4-12 16:19
[讨论] 大家来讨论下，亿级晶体管数目的反向项目的可能性！！！ ...2	tb0403 2013-1-14	144138	方华佳瑞 2017-7-18 11:50
[讨论] PR之后出现的ANTENNA违例如何处理 ...2	oceanwangchao 2013-7-19	145685	永不言弃 2013-7-25 21:03
[讨论] 问问大家都用什么做ir-drop的分析啊？ ...2	yic2000 2013-11-5	146820	oucliyang 2019-4-8 11:24
[讨论] 讨论一个实战的面试问题 ...2	woody0921 2014-12-9	147357	xiaoyue12 2023-12-14 15:32
[讨论] 有多少方法把时钟树做短？ ...2	ywlloo 2015-2-3	147487	ywlloo 2022-10-18 10:31
[讨论] routing后导致net short violation，请求帮助 ...2	courageheart 2015-9-1	147194	godunlove 2021-1-7 10:26
[讨论] 在分析tree的结构时，应该如何分析 ...2	xingyun666666 2016-6-22	144610	wwweit 2016-6-24 22:09
[讨论] 怎样修复天线效应违例？ ...2	wenfangsibao 2017-11-22	145833	xingyun666666 2017-12-5 14:54
[讨论] 关于DMSA的两个问题 ...2	xingyun666666 2018-1-2	148110	Yeong 2023-9-20 15:11
[讨论] innovus 做PR ，可否用pt做sta？ ...2	大龄文艺男青年 2018-9-6	149379	koren12 2022-6-22 09:37
[讨论] 作为top owner在做partition时，当确定划分的block的形状 ...2	xingyun666666 2021-7-7	143153	xingyun666666 2024-1-5 09:37
[讨论] PR在哪个stage加tie cell ...2	xingyun666666 2021-7-21	142527	王晦气 2021-7-23 15:36
[讨论] 关于是否开自动useful skew ...2	xingyun666666 2021-9-2	143195	macal 2021-9-15 16:02
[讨论] 请教下，cts的cluster ...2	xingyun666666 2022-4-24	143913	whh21 2023-10-9 13:50
[讨论] 提个问题，为什么主管突然让我们无视EDI报的时序，只看PT的。 ...2	xixizhihua 2011-3-18	138112	B40514066 2011-10-8 09:52
[讨论] 电源环的宽度是怎么设计的呢 ...2	raultjf 2011-5-5	135591	e07610230 2011-11-6 20:33
[讨论] ELC是否支持VerilogA ？ ...2	zhq415758192 2011-10-13	135540	sofa_B 2020-12-4 16:58
[讨论] EDI9.1 ，加filler后没有加满，cell之间还有空间，这会是什么原因呢？（已解决） ...2	zhq415758192 2011-11-21	136426	kobe0704 2011-12-23 22:27
[讨论] 大家说说是如何约束port timing的，如何约束能得到最准确的port timing？ ...2	zgqgfkkkd 2012-1-6	136031	xieqq 2012-12-12 17:31
[讨论] DFT Compiler进行扫描链插入时的一些问题 ...2	Syn2012 2012-4-3	1312167	MARKcz 2022-3-4 08:07
[讨论] 小规模芯片的问题请教 ...2	shujixyz 2012-7-16	134178	lovethedog 2017-2-21 14:33
[讨论] 插入buf延时增加？缩小？ ...2	liuyangqwin2 2012-7-17	136018	幸福的小彬 2014-4-28 09:23
[讨论] 在floorplan过程中，row 的重叠会有什么影响 ...2	wenjg76 2012-10-18	134250	小干妈z2z 2012-10-21 21:23
[讨论] CTS布线采用NDR时，via应该怎么设置 ...2	SKILLER 2012-12-20	138382	jeannyhuang 2024-1-17 11:58
[讨论] 如何将tbc 转成tcl,因为tbc无法看到里面内容 ...2	xiaoyu1345 2013-1-7	1312168	sherlockd 2022-5-10 16:29
[讨论] 一个whole_chip设计中在整个流程中，每步需要考虑什么呀？ ...2	龙溪小泮 2013-9-7	133619	kingmomo0006 2014-2-26 01:44

1 2 3 456 7 8 9 10 ... 49 / 49 页下一页

后端讨论区今日: 1 |主题: 20915|排名: 18

快速发帖

站长推荐 /2

后端讨论区 今日: 1 |主题: 20915|排名: 18

快速发帖

站长推荐 /2

后端讨论区今日: 1 |主题: 20915|排名: 18