在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5597|回复: 13

[讨论] ELC是否支持VerilogA ?

[复制链接]
发表于 2011-10-13 22:46:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ELC10.1 支持verilogA 写的器件模型吗?

ahdl_include "res_va.va"能编译吗?
发表于 2011-10-14 17:14:29 | 显示全部楼层
elc是啥
发表于 2011-10-17 13:00:47 | 显示全部楼层
能~







~~~~
发表于 2011-10-17 20:36:10 | 显示全部楼层
终于知道了,

elc = encounter library characterizer ,

做std cell gate 模型用的 , 和spice有点关系
发表于 2011-10-17 20:36:45 | 显示全部楼层
为啥以前没这个工具
 楼主| 发表于 2011-10-17 22:34:45 | 显示全部楼层
回复 5# icfbicfb


    以前也有,不过我是今年才听说的。
 楼主| 发表于 2011-10-17 22:40:30 | 显示全部楼层
回复 3# 一目了然


    我的这个VerilogA模型好像没有被识别。

   不过我将电阻换成了常数电阻,也可以进行下去。

   可是还是无法识别出PAD cell function ,不能生成激励。

  我们的IO很复杂,里面可传输数字信号,也可传输模拟信号,双向。
  输出方式:三态,开漏,
输出驱动能力有四重,
还可自动输出电平校正。
所有的IO都用这一个cell。叫GPIO

折腾两三天了,还没有进行下去。
 楼主| 发表于 2011-10-17 22:43:28 | 显示全部楼层
回复 3# 一目了然


    输入可选CMOS buffer ,也可选择斯密特触发器buffer
   一个IO上弄了17个pin。
第一次搞这个东西,真是烦啊。

现在项目紧的很,下个月底流片,现在综合还没有做。

IO lib模型也还没有搞出来。
发表于 2011-10-18 00:33:09 | 显示全部楼层
你怎么知道你的verilog A模型没有被识别的?
发点report出来吧?
 楼主| 发表于 2011-10-18 08:07:47 | 显示全部楼层
回复 9# 一目了然


    VerilogA定义的模型module RES_VC,是一个电阻rppoly调用的suckt,
   ELC显示找不到RES_VC。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 03:14 , Processed in 0.027302 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表