在分析tree的结构时，应该如何分析

xingyun666666

回复 10# wwweit


    您好，这个可以稍微具体解释下吗？非常感激

xingyun666666

回复 9# Lover_Momo


   哎，我的经验有些少，可以分享几个您在CTS时遇到的几种最critial遇到的问题吗？是怎么debug的
  其是您说的分析tree的结构：tree上结构其实就是ICG Div MUX ，还有clock之间的关系，以及每个clock给哪些reg送clock信号

sjtusonic

回复  sjtusonic


    您好，其实我是不知道后端在做CTS之前应该怎样分析tree的结构，从哪些点切入，感 ...
xingyun666666 发表于 2016-6-23 15:42

                               
登录/注册后可看大图

找你的前端designer切入就对了，CTS之前的clk tree全是他写的。

destiny21

回复 1# xingyun666666


   1. 需不需要balance主要看两个时钟有没有timing关系，可以找前端。也可以从sdc里的set_clock_group等信息获得。   2. 交叉时钟要看tool的行为和做tree的顺序，有可能时钟会被拉长或很难做平。edi是先在交叉点做tree,然后再从root做到交叉点。复杂的时钟构会有很多交叉点，可能有必要分段做tree。可以着重关注一下function clock交叉后与scan clock交叉的那个点。

wwweit

回复 11# xingyun666666

14楼正解。
基本上了解时钟之间的功能关系，一个group的时钟是在功能上相关的，时序上相互check的，做tree的时候需要balance。
还有一种情况，模块级别如果两个不同的时钟端在顶层是同源的，那么需要balance_inter_clock 去约束两个时钟，当然后续eco也行。
至于scan_clock，和主功能时钟一起怎么做，那是另外一个问题。