大家说说是如何约束port timing的，如何约束能得到最准确的port timing？

chris_li

   

回复  chris_li


      你列出来的情况是reg2out的，虽然timing好很多，但不是真实的。
zgqgfkkkd 发表于 2012-1-10 13:06

                               
登录/注册后可看大图

嗯， 赞同。

这种情况下， 如果懒一些， 是不是仅关注reg2out的datapath delay是否满足就行了， slack就不看了，反正也不精确，是这个意思吧？

zgqgfkkkd

回复 11# chris_li


    上次给你回答的问题有些错误，我已经重新编辑了。你可以再看看。
--------------------------
    你说的是对的，如果偷懒的话，只看port--reg之间的data path delay是否满足就行了。
    但是port timing不精确的话，工具优化的依据就不对，可能不会对port timing起到很好的优化。
    所以，最好还是设置一些约束，使得port timing比较合理，这样就能得到合理的优化。

chris_li

   

回复  chris_li


    上次给你回答的问题有些错误，我已经重新编辑了。你可以再看看。
------------- ...
zgqgfkkkd 发表于 2012-1-11 00:14

                               
登录/注册后可看大图

嗯，已经看过了， 和我的理解完全吻合， 而且我的帖子其实已经证明这个问题了。

其实， 根本原因在于in2reg和reg2out都不是完整的path，要么缺少launch， 要么缺少capture， 依赖外部的FF组成完整F2F path。

我觉得陈版的一个方法可以考虑： 当block-level port timing不要求精确的话， 可以考虑output_delay约束适当减小, input_delay约束适当增加。

xieqq

回复 5# 陈涛


    请问：如何算出与port关联的FF的clock insertion delay？应该在post cts之后才能算出这个latency值得吧？

谢谢！