在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6529|排名: 6 

[求助] ubuntu 装vcs遇到的问题  ...2 rhent 2014-5-1 169884 dianzidingjide 2018-7-14 21:52
[求助] UVM的TB中用mailbox和TLM Port有什么区别? 飞扬紫百合 2014-6-12 39888 奥卡宴 2020-7-23 09:57
[求助] systemVerilog中logic与bit的区别问题 attach_img  ...2 天涯_0 2016-11-28 149827 zhanglinlin0514 2016-12-19 20:17
[求助] UVM的环境变量应该怎么设定? attach_img  ...2 空白MAX 2018-11-16 139872 AaronCheng820 2023-2-10 15:24
[求助] 求助:VIP的使用 attachment  ...2 oscillator_cn1 2014-3-20 169780 ayamitek 2017-10-10 11:18
[求助] VCS后仿遇到Timing violation问题请教  ...2 raindroper 2015-5-20 179823 dyt99 2022-4-4 17:54
[求助] Formality中rtl与dc后网表对比通不过 qing_icefire 2013-8-12 59857 lilyzhong 2013-9-5 10:23
[求助] 求助:如何写ralf文件? oscillator_cn1 2012-7-11 69776 guoshuai1029 2020-11-5 14:54
[求助] 我觉得UVM1.1中的官方给的例子代码中有缺陷,请高手指教。 attach_img  ...2 qinzongqing 2012-12-28 189756 guikun1202298 2014-1-16 12:17
[求助] 如何查看Modelsim中的覆盖率?  ...23 shaozhen 2010-3-15 279795 cugjack 2014-9-24 18:57
[求助] 请教:用VCS-MX仿真VHDL代码 关于自定义库的问题 tong126 2012-3-27 79756 河源皮 2020-4-8 11:34
[求助] 关于questasim中vcover merge的合并结果问题 attach_img  ...2 guolehaohao 2014-4-9 179729 zhangjunhbxf 2017-8-28 08:05
[求助] VCS+verdi debug,VCS编译无法通过  ...23 ICSYS 2014-3-17 229761 gxlong 2017-8-21 10:34
[求助] 求助:UVM中peek与poke的问题  ...2 oscillator_cn1 2012-8-13 179714 uiwjyb 2018-11-28 09:59
[求助] stil2verilog的license问题 gaokl1005 2013-8-14 89668 tandd 2019-6-28 09:59
[求助] 有没有人能帮解释下不同的波形工具及格式的区别,谢谢! jling8 2010-1-21 59634 yiyangu 2010-3-17 00:31
[求助] sram bist如何验证 windwarrior 2013-3-8 29649 HP_ccyz2012 2013-6-4 15:02
[求助] nc verilog仿真时出现死循环 attach_img  ...23 冰馨若颜 2018-8-28 269601 冰馨若颜 2018-9-4 14:41
[求助] 求助:UVM中的override问题  ...2 oscillator_cn1 2013-5-9 119599 越狱小猪头 2016-11-2 15:05
[求助] 请教,questasim 10.a能否仿真uvm1.1?  ...2 hello_2000 2012-3-27 129577 lyu 2016-3-29 23:21
悬赏 [求助] uvm 参考模型 - [已解决]  ...2 juzhimin 2016-11-25 159556 nativeda 2016-12-8 10:25
[求助] ncverilog怎样做code coverage的分析?  ...2 rop195 2010-9-27 169492 zhou4539 2014-12-13 16:49
[求助] notimingcheck nospecify  ...2 dyytx 2016-10-9 109488 ztspac 2021-1-11 16:48
[求助] UVM中的build_phase和main_phase问题  ...2 时光机器人 2016-4-6 139533 meistin 2023-3-7 19:51
[求助] 请教:Verification IP怎么验证SoC?  ...2 zhangjichunln 2015-6-26 149499 lssgufeng 2021-1-9 23:21
[求助] 求助:UVM的virtual sequence的问题  ...2 oscillator_cn1 2012-7-6 179487 Susandada 2016-6-22 13:46
悬赏 [求助] 请教一个问题如果使用ncverilog编译UVM库 - [已解决] attach_img  ...2 jamesning 2018-4-5 129447 lzj126 2018-12-19 17:53
[求助] 谁能帮忙分析一下OpenVera和Systemverilog的区别和优劣势啊 meijingguoyu 2011-6-10 69436 ghong6003 2021-4-12 14:37
[求助] 各位大神,数字IC验证工程师需要具备哪些知识技能?该学些什么? attach_img  ...2 1027199631 2017-3-9 199411 无事小神仙 2021-3-24 14:58
[求助] fsdb波形中载入SVA attach_img  ...23 诸葛小天 2019-9-2 209374 雪打梧桐 2022-10-25 17:12
[求助] VCS中 the tools has just run out of memory  ...2 xm900626 2015-1-8 119423 chaozhanghu 2019-2-14 17:40
[求助] 有没有用Questa10.0a跑UVM 1.0成功的?  ...23 cnzhang 2011-4-16 249239 kmlgdx2012 2013-8-18 10:45
[求助] VCS在redhat5.8_x64上运行问题  ...2 chasing 2012-7-11 109315 w3donald 2018-11-5 23:51
[求助] 请教!!!--VCS生成SAIF出现问题 hao310rui 2010-4-12 59239 1032482162 2017-6-24 13:53
[求助] 关于uvm的config问题 oscillator_cn1 2012-5-29 39236 oscillator_cn1 2012-5-31 09:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 01:11 , Processed in 0.027217 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块