EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 108 109 110 111112113 114 115 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] DE2-115引脚分配tcl脚本	Pasingen 2021-7-10	22916	icwqz 2022-4-14 21:17
[求助] multi Bit cell 在什么工艺库中才有，是比较先进的库才有吗？	温柔阴影 2022-4-14	01869	温柔阴影 2022-4-14 15:17
[求助] msi001 IQ解调	chrispood 2022-4-12	22214	chrispood 2022-4-14 14:39
[原创] ARM行业研究框架	NeverLazyThu 2022-4-10	62598	Ralphjh 2022-4-14 11:10
[原创] 稀缺热门芯片	中航李生 2022-4-13	01507	中航李生 2022-4-13 20:16
[原创] ARM CPU及其PC和服务器应用	NeverLazyThu 2022-4-10	52731	im.leo 2022-4-13 16:12
[原创] 实现系统规模化的龙芯3号桥片设计与实现	NeverLazyThu 2022-4-10	42491	im.leo 2022-4-13 16:11
[原创] 万变不离其宗的异步FIFO面试（二）	wenhuajianyuan 2021-3-21	45176	愤斗的香蕉 2022-4-13 11:08
[求助] 工程实践中，建立保持时间slack为负的多少，就可能会影响电路工作的稳定性	come_on_sn 2022-4-4	31889	mrlong 2022-4-13 09:53
[求助] rom patch - [已解决]	勇敢的小牛 2022-4-12	13903	coolbear2021 2022-4-13 08:56
[求助] 不用PLL，用逻辑怎么产生两个相位错180°的2分频时钟呢？	come_on_sn 2022-4-10	42343	alhoceima111 2022-4-13 01:52
[求助] Vivado 或者脚本能否访问实时block ram的内容	447678263 2022-4-11	21938	447678263 2022-4-11 16:31
[求助] TimeQuest无错，时序仿真出现hold错误，如何解决	313008234 2013-1-18	68533	lzhxssel 2022-4-11 11:12
[资料] 很棒的介绍DC破解方法	yy00668 2016-9-10	12810	NeverLazyThu 2022-4-10 20:04
[资料] 2019年最新SERDES入门资料下载 ...2 3	christmasys 2020-2-11	2612376	NeverLazyThu 2022-4-10 20:00
[资料] 计算机体系结构基础第3版-胡伟武 ...2	apuapu 2021-11-26	106020	NeverLazyThu 2022-4-10 19:59
[求助] modelsim仿真时出现(vlog-2155) Global declarations are illegal 错误	gyc1204 2014-7-22	814797	jeffej 2022-4-10 19:24
[求助] 模9计数器实现简单的9分频计数器，占空比为5/9	come_on_sn 2022-4-5	22259	come_on_sn 2022-4-10 12:27
[求助] AMS仿真generate netlist出现问题 - [已解决]	最终守护你 2022-4-9	104135	amodaman 2022-4-9 21:46
[讨论] axi stream接口信号的产生	glace12123 2015-3-18	22774	jsls0701 2022-4-9 19:56
[其它] 求助，用zynq 实现pcie RC接nvme ssd,提示Master slverr	lmyapple 2017-7-23	24544	jsls0701 2022-4-9 19:43
请问：Modelsim在batch-mode下如何统计Coverage（急）?	echo_tt 2007-9-29	24147	jeffej 2022-4-8 16:58
[原创] Cadence仿真工具使用问题	Yeannis 2022-4-7	32438	Yeannis 2022-4-8 15:00
[原创] 关于ise的implement design——place & route	KareShen 2022-4-8	22260	KareShen 2022-4-8 14:40
[求助] I2C 中repeat start后面可以除了跟设备地址，是否也可以跟寄存器地址呢？	霍无醉 2022-4-7	32116	VIP用户 2022-4-8 12:47
[转贴] dc综合如何让input悬空 ...2	goaheadxxt 2020-12-28	105753	CHEER5678 2022-4-8 10:16
[讨论] debussy使用问题	zl138764 2022-4-7	01714	zl138764 2022-4-7 23:17
[求助] 同样的代码 VCA和questasim仿真得到结果不一样 ...2	不知名的wei 2022-4-3	113962	不知名的wei 2022-4-7 21:20
[求助] 关于I2C的从机地址和寄存器地址	Felix_ZYF 2015-1-16	57778	霍无醉 2022-4-7 18:55
[资料] isscc 2022 合集	ringcqy 2022-4-7	02430	ringcqy 2022-4-7 16:39
[求助] FPGA实现协方差计算	追乐人66 2022-4-6	02274	追乐人66 2022-4-6 20:28
[原创] 请教synopsys的90nm EDK library的问题？ ...2	lubee2011 2011-5-28	1010124	奇奇加油 2022-4-6 19:47
[求助] design compiler is not enabled问题 ...2	chenfengrugao 2013-8-1	1520070	tanguaner 2022-4-6 14:11
[求助] 有没有推荐便捷画波形图的工具啊	come_on_sn 2022-4-4	32157	zn1884683 2022-4-6 12:35
[资料] FIFO经验谈 ...2 3 4 5	zxopenwgb 2016-9-21	4315288	yzwbb2013 2022-4-5 20:54

1 ... 108 109 110 111112113 114 115 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1