数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30273|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 865 / 865 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2024-2-27
隐藏置顶帖忆阻器、存算一体芯片白皮书、解决方案文案、培训视频	jackzhang 昨天 18:42	0130	jackzhang 昨天 18:42
隐藏置顶帖百万元器件搜索大全 ...2	jackzhang 2024-6-3	131788	zhangyingui8 昨天 08:56
隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course ...2 3 4 5 6	james2007 2024-2-23	5532653	Andy126 3 天前
隐藏置顶帖创芯大讲堂新课上线《DFT 设计与实现》限时75折	创芯讲堂运营 2023-11-15	815351	hzmscut 2024-5-24 16:35

[讨论] reset有timing violation New	scutlee 26 分钟前	023	scutlee 26 分钟前
[讨论] vivado timing violation New	scutlee 半小时前	010	scutlee 半小时前
[讨论] C910 AXI2AHB桥 New	dreamer21 1 小时前	017	dreamer21 1 小时前
[讨论] 关于S家AXI VIP的疑问（协议检查） New	dreamer21 3 小时前	039	dreamer21 3 小时前
[求助] 网表仿真，cell的表现不符合真值表描述，求助！！！ - [悬赏 500 信元资产] New	puerlike 4 小时前	246	harry_hust 1 小时前
[讨论] 怎么用4选1 mux搭建一个1024选1选择器？？ New	scutlee 5 小时前	256	harry_hust 1 小时前
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 52 信元资产] New	tdtlsh 昨天 17:12	051	tdtlsh 昨天 17:12
[求助] 异步FIFO设计求助 New	时间在走人在变昨天 14:39	4164	时间在走人在变 2 小时前
[讨论] 时钟与脉冲 New	dreamer21 前天 21:38	2160	dreamer21 昨天 18:39
[讨论] 做spyglass遇到error？？ New	scutlee 前天 16:49	074	scutlee 前天 16:49
[原创] 承接上个帖子，求问verilog中task用非阻塞赋值与阻塞赋值的区别 New	niuchenxu 3 天前	062	niuchenxu 3 天前
[求助] verilog里task中使用非阻塞赋值 New	niuchenxu 3 天前	054	niuchenxu 3 天前
[原创] 设计一个FPGA显卡，兼容Windows WDDM New	VFINE 3 天前	4288	mfkiwl 昨天 18:30
[求助] MIPI DPHY半双工带宽 New	pds懒洋洋 5 天前	2129	767781537 8 分钟前
[求助] M系列的MAC上可以安装Synopsys家的软件吗 New	NIISICD 5 天前	2138	xiaocat85 4 天前
[求助] 求助调试FPGA挂载NVME调试问题 New	soul42667100 5 天前	193	flyboy 半小时前
[求助] xilinx的BRAM使用 New	zhang_cc 5 天前	1119	xiaoxiaochen 4 天前
[讨论] spyglass的模拟模块？？ New	scutlee 5 天前	097	scutlee 5 天前
[讨论] AXI Axcache[1]与4K边界处理 New	dreamer21 6 天前	1117	dreamer21 6 天前
[求助] ccs库计算 New	fangwang85 6 天前	1131	pc0918 前天 17:24
[求助] Spyglass power功耗分析怎么吃fsdb文件 New	ty_xiumud 6 天前	189	ty_xiumud 6 天前
[求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决] New	tdtlsh 6 天前	1140	puxiancheng 6 天前
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产] New	tdtlsh 6 天前	0123	tdtlsh 6 天前
[求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产] New	tdtlsh 6 天前	0110	tdtlsh 6 天前
[求助] 学习ICC New	鹅鹅鹅丶 6 天前	095	鹅鹅鹅丶 6 天前
[讨论] spyglass怎么屏蔽一些模拟模块？？ New	scutlee 6 天前	2122	scutlee 前天 16:46
[讨论] PLL的输出时钟应该怎么约束？？ New	scutlee 6 天前	3194	freemanhans 5 天前
[讨论] vivado有syntax error files New	scutlee 6 天前	183	A1985 6 天前
[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以 New	梁山伯与猪硬来 7 天前	2200	梁山伯与猪硬来 7 天前
[讨论] PLL的输入和输出时钟是同步时钟吗？？	scutlee 7 天前	2176	scutlee 6 天前
[解决] 分享：vivado中进行Simulation和Synthesis遇到的问题	北极的星辰 7 天前	088	北极的星辰 7 天前
[讨论] C910门控时钟单元	dreamer21 2024-6-11	2134	dreamer21 2024-6-11 21:22
[讨论] reset怎么约束？？	scutlee 2024-6-11	1178	ymz615 2024-6-11 11:28
[求助] 关于触发与握手 ...2	关东煮游泳 2024-6-11	11266	关东煮游泳前天 19:02
[讨论] PLL的输出还有clock div需要始终约束吗？	scutlee 2024-6-11	0133	scutlee 2024-6-11 10:41

12 3 4 5 6 7 8 9 10 ... 865 / 865 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 30273|排名: 11

快速发帖

站长推荐 /1