在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[原创] DC综合如何设置? twn2000 2010-1-25 95526 xeayx 2010-12-23 13:19
[求助] 用同步的低频时钟去读串转并以后的数据会不会有问题 tmlake 2010-12-22 32391 shaweikang1984 2010-12-23 11:17
[求助] 求推荐 FPGA 的好的英文书 pzzqly2 2010-12-22 12842 mainie000 2010-12-22 23:17
[求助] FPGA容量 wu_xiaolin_110 2010-12-18 44034 lixxbb 2010-12-22 21:55
[求助] 大家第一次设计一个spi 模块要花多少时间啊 hongyijia13 2010-10-21 42875 iceinsky 2010-12-22 21:28
[求助] ngc文件是否包含了初始化信息? misrig001 2010-12-21 42615 neptune1983 2010-12-22 20:54
[求助] FPGA 面试题 推荐 pzzqly2 2010-12-22 23000 stephua 2010-12-22 17:10
求助:arm与双口ram(fpga)通讯问题 yahooszh 2009-11-4 45899 zsy5460 2010-12-22 14:16
[求助] 搞过PCI9054的进来看一下啊 cwfang 2010-9-20 84569 249512875 2010-12-22 12:04
[求助] ISE9.2i管脚分配问题 ic小新 2010-12-21 22503 zmk1613 2010-12-22 08:03
[求助] 将文件从prom中配置到fpga xuruomu 2010-5-18 22061 bunengwang 2010-12-21 21:10
[求助] pcie配置时间问题 ciper80 2010-9-8 32914 shaweikang1984 2010-12-21 21:09
[求助] xilinx FPGA配置问题 qlengyu 2010-11-16 62976 bunengwang 2010-12-21 21:04
[求助] vhdl层次引用,请vhdl达人指教!!! xiaowei7001 2010-12-21 03614 xiaowei7001 2010-12-21 12:43
[求助] 弱弱地问一声 nishuiqiqiu 2010-12-20 32154 zyffpga 2010-12-21 12:08
[求助] 【遇到一个疑问,请问各位高手和高高手】万分感谢! tiancaichaoren 2010-12-21 32823 shaweikang1984 2010-12-21 11:20
[求助] 请问一下,ise里的clock_dedicated_route就什么意思??  ...2 chanon 2010-12-20 1014531 iceinsky 2010-12-21 10:53
dspbuilder license freshmyheart 2004-5-15 42888 xpabc2000 2010-12-21 10:52
[求助] flat cell rom mydesign1 2010-12-21 02396 mydesign1 2010-12-21 10:34
[转贴] 至芯FPGA培训班招聘学员(保就业) 企业补贴学费 unbj8 2010-8-26 42987 zsy5460 2010-12-21 00:02
[讨论] 有人有ISE12的中文教程吗 zyffpga 2010-12-14 34063 zsy5460 2010-12-20 15:48
[讨论] quartus中PLL输入时钟设置的真正用途是什么? bmytiger 2010-12-17 14248 zsy5460 2010-12-20 15:47
[求助] cordic算法 chuyanchao 2010-9-21 33330 maohuhua 2010-12-20 14:53
[求助] 需要单独的一步专门添加pad ring吗? sicheng139 2010-12-20 02449 sicheng139 2010-12-20 10:53
[求助] 请教一下:time quest 和 timing analyzer 哪一个更准确 zsan566 2010-12-20 02109 zsan566 2010-12-20 00:17
[求助] SignalTab在线调试问题 daniao422 2010-12-15 23969 eighteenyo 2010-12-19 15:33
[讨论] ise12.3支持system verilog吗 zyffpga 2010-12-18 22340 stussy 2010-12-18 18:01
[求助] IEEE 1588 packet frame format IC_panda 2010-12-18 03089 IC_panda 2010-12-18 15:23
新手verilog问题请教 fifa 2003-12-21 43743 acgoal 2010-12-17 23:21
[求助] 关于信号延时的扩展问题,棘手 ladiy 2010-12-17 42739 ladiy 2010-12-17 23:08
讨论CODING STYLE  ...2 arens 2005-2-5 177155 demonsolar 2010-12-17 18:52
求8*8的DCT算法verilog的RTL级描述 - [悬赏 50 信元资产] mqyucn 2008-6-3 68669 apptone 2010-12-17 13:28
[求助] 谁有 2D-DCT 的VHDL代码? 高额悬赏500信元 - [已解决] Tnavy 2010-3-13 53780 apptone 2010-12-17 13:00
[招聘] 和芯星通招聘Senior Ic Design Engineer和senior embedded Software Engineer unicorecomm 2010-12-16 23198 demonsolar 2010-12-16 23:17
有关CCD+FPGA+LCD图象捕获并显示系统设计思路,请大家帮帮忙 casio1 2007-7-16 33255 billzhou06 2010-12-16 17:28
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 22:26 , Processed in 0.088734 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块