数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 682 683 684 685686687 688 689 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


关于电路和时序的先后??????	daidai 2005-3-31	63567	lyphoon 2011-1-20 00:12
[讨论] 谁能告诉我最新matlab与C++混编方式	段雁超 2011-1-19	32638	igooo 2011-1-19 13:13
[求助] linux下如何用ISE调用modelsim synplify等工具	ltx20000 2010-12-22	35370	charles_zhou 2011-1-19 10:19
modelsim 可以仿真带cpu的soc系统么？ ...2	yurenjie 2009-10-7	137852	magmaqk 2011-1-18 22:30
[求助] Synlify Premier 2009.06- SP1 的不理解 SystemVeirlog	python477 2011-1-18	11930	A1985 2011-1-18 20:34
[求助] 一个输出管教始终没有数据	csba5201989 2011-1-18	21983	crestlab 2011-1-18 18:18
[求助] 为什么形式验证失败 ...2	jackertja 2011-1-11	148294	盗墓者 2011-1-18 15:28
[讨论] modelsim如何记录所生成的波形的周期	shxr 2011-1-17	76556	shxr 2011-1-18 13:22
请大侠帮忙看看：Quartus II编译时在Filter这一步的时候发生的错误	Ayah 2004-11-26	48359	mosou 2011-1-18 10:38
[求助] 编译时跳出错误窗口	tear_n 2011-1-15	14903	kaku817 2011-1-18 00:20
POF 文件的转换	tssalice 2004-10-11	75265	真罕睹 2011-1-17 22:09
[求助] 哪裡verilog code有錯誤	bigbigbird 2010-12-24	52393	sdwsh 2011-1-17 12:18
[求助] xilinx全局时钟的问题？？	chanon 2011-1-15	63213	subrant 2011-1-17 12:03
[求助] 请教：在XILINX V5的XC5VLX50芯片中可以实现千兆网么？ ...2	daidai 2011-1-14	104888	daidai 2011-1-17 11:42
[求助] 请教关于vcs2009。12调用VirSim报错	armor 2010-4-18	33736	arthur8598 2011-1-15 23:20
[求助] 求助：xilinx ise 10.1 无法产生测试基准波形文件	hhyu88 2011-1-15	52446	forer 2011-1-15 19:41
[求助] 请教个Formality的问题	airland 2010-12-30	54263	macaren 2011-1-15 15:18
[求助] vcs求助！！！	zhangqifu 2011-1-14	32956	demonsolar 2011-1-15 14:40
[求助] 求一quartus ii 9.0 版license	mz1989 2011-1-11	32229	xjznmd 2011-1-15 14:33
[求助] altera中SOPC的一个问题	aquickcat 2011-1-8	22345	xjznmd 2011-1-15 14:29
[求助] modelsim脚本里面有没有复制文件的功能啊 ...2	shxr 2011-1-11	135362	kaku817 2011-1-15 12:57
[求助] NIOS II 10.1无故退出	walle02 2011-1-14	33604	kaku817 2011-1-15 12:43
RAM问题求助	illdan 2009-5-26	72589	hitbuyi 2011-1-15 09:55
[求助] 模块多了，怎么编好顶层的控制模块	subrant 2011-1-13	42874	wmwby 2011-1-14 23:31
[求助] 关于Prime Time的一个常见问题，请教各位前辈	86497689 2011-1-11	73091	XIAOZZ 2011-1-14 21:01
[原创] FPGA开发有那些好公司	zsy5460 2010-12-20	52765	subrant 2011-1-14 12:22
[求助] 如何将自己写的verilog模块封装成IP核	andyjoan 2011-1-14	14053	MOSFET 2011-1-14 11:32
[原创] 关于modelsim仿真的问题	liuxiantao11 2010-8-25	74685	jianchou1989 2011-1-13 22:26
mentor dft, calibrate, modelsim and eldo	hypee 2005-3-1	64321	jianchou1989 2011-1-13 20:32
[求助] 关于用Magawizard_plus IN Manager生成的DDR2控制 ...2	394489986 2010-10-25	156899	azhe5587 2011-1-13 15:25
请教一个用Synplify综合Altera的IP时遇到的问题，谢谢:)	天剑无名 2008-8-20	13965	flyxl0709 2011-1-13 14:57
[求助] 求助：CLICK and POP	wuxishidj 2010-10-12	32474	jlinky 2011-1-13 14:09
[资料] synplify pro 可以综合altera的PLL吗？	ningwei8027 2010-11-3	55237	bashao 2011-1-13 11:38
[求助] Quartus综合中MUX的影响问题	mila07 2011-1-8	54184	mila07 2011-1-12 23:54
[求助] 搞数字前端用得最多的软件是啥？ ...2	pzchu 2011-1-4	145319	eknngx 2011-1-12 22:34

1 ... 682 683 684 685686687 688 689 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /1