verilog编写的两个奇怪现象

MOSFET · 发表于 2011-2-26 14:57:55

最简单的办法
把信号RstN拉到管脚连上示波器去看看吧

tornadomeet · 发表于 2011-2-27 23:58:07

回复 10# yongfenr

ok,原来是这样啊，差不多接受了~

max_max · 发表于 2011-2-28 18:34:09

回复 8# tornadomeet

一般复位信号不和时钟一起作为触发条件，而是在时钟触发时判断是否复位信号有效，rst无效，则触发时钟模块，若有效，则不触发。即always @（posedge clk & !rst)，只是你理解反了，而且复位信号是电平敏感的，在该电平模式下复位信号始终有效，不能用沿触发的方式去判断，你上次的rst判断好像用了沿判断方式，可能也是造成你无解的原因之一。在写语句的时候要知道相应的硬件是如何实现的，并且是否符合用户要求。

123__456 · 发表于 2011-2-28 23:36:48

学无止境

[求助] verilog编写的两个奇怪现象

站长推荐 /1