设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一下,ALTERA和Xilinx中怎么在设计中加约束 ...
返回列表 发新帖
查看: 4168|回复: 2

请教一下,ALTERA和Xilinx中怎么在设计中加约束

[复制链接]
cxq1846
发表于 2005-3-14 23:46:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
能否各给你个例子
设计

相关帖子
回复

举报

eebuaa
发表于 2007-9-6 20:07:29 | 显示全部楼层
我也非常想知道。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

luyuntao
发表于 2011-1-31 11:25:53 | 显示全部楼层
最简单的办法是用quartus和ise自带的约束管理功能
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 14:58 , Processed in 0.017537 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表