HELP！错在哪儿？

oscillator_cn1

   

这种for循环综合出来大概是什么结构？
yzseu 发表于 2011-1-21 10:38

                               
登录/注册后可看大图

不知道，没综合。boss说这个模块只是仿真的时候使用，他说因为没有时钟，所以会有些问题，真正IP里面肯定不是这样的。
记得以前在哪里看到过，用for的话，会综合出“循环次数”个同样的电路，用for只是减少我们敲键盘的工作量而已。

ohyoung

reg [INDEX_WIDTH-1:0]  pi;
    for (pi=0;pi<NUM_INPUTS;pi=pi+1)
        b[pi]=a[WIDTH*pi+WIDTH-1:WIDTH*pi]；
死循环地说,pi<NUM_INPUTS恒成立，因为pi只有三位

nishuiqiqiu

楼上正解。。。。。

wrhwindboy

verilog中是不是有规定，数组的index不能有表达式的，不知道SV中可以用表达式不

wrhwindboy

b[pi]=a[WIDTH*pi+WIDTH-1:WIDTH*pi]；
你这个左右的位宽似乎也不一样，一看你的CODE就。。。。。。。。。
b变量似乎也没define

oscillator_cn1

   

verilog中是不是有规定，数组的index不能有表达式的，不知道SV中可以用表达式不
wrhwindboy 发表于 2011-1-28 21:37

                               
登录/注册后可看大图

正解。
SV中没试过。