数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31231|排名: 54

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 687 688 689 690691692 693 694 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问一下，ise里的clock_dedicated_route就什么意思？？ ...2	chanon 2010-12-20	1014695	iceinsky 2010-12-21 10:53
dspbuilder license	freshmyheart 2004-5-15	42994	xpabc2000 2010-12-21 10:52
[求助] flat cell rom	mydesign1 2010-12-21	02438	mydesign1 2010-12-21 10:34
[转贴] 至芯FPGA培训班招聘学员（保就业）企业补贴学费	unbj8 2010-8-26	43071	zsy5460 2010-12-21 00:02
[讨论] 有人有ISE12的中文教程吗	zyffpga 2010-12-14	34174	zsy5460 2010-12-20 15:48
[讨论] quartus中PLL输入时钟设置的真正用途是什么？	bmytiger 2010-12-17	14321	zsy5460 2010-12-20 15:47
[求助] cordic算法	chuyanchao 2010-9-21	33480	maohuhua 2010-12-20 14:53
[求助] 需要单独的一步专门添加pad ring吗？	sicheng139 2010-12-20	02513	sicheng139 2010-12-20 10:53
[求助] 请教一下：time quest 和 timing analyzer 哪一个更准确	zsan566 2010-12-20	02164	zsan566 2010-12-20 00:17
[求助] SignalTab在线调试问题	daniao422 2010-12-15	24087	eighteenyo 2010-12-19 15:33
[讨论] ise12.3支持system verilog吗	zyffpga 2010-12-18	22466	stussy 2010-12-18 18:01
[求助] IEEE 1588 packet frame format	IC_panda 2010-12-18	03119	IC_panda 2010-12-18 15:23
新手verilog问题请教	fifa 2003-12-21	43995	acgoal 2010-12-17 23:21
[求助] 关于信号延时的扩展问题，棘手	ladiy 2010-12-17	42921	ladiy 2010-12-17 23:08
讨论CODING STYLE ...2	arens 2005-2-5	177461	demonsolar 2010-12-17 18:52
求8*8的DCT算法verilog的RTL级描述 - [悬赏 50 信元资产]	mqyucn 2008-6-3	68865	apptone 2010-12-17 13:28
[求助] 谁有 2D-DCT 的VHDL代码？高额悬赏500信元 - [已解决]	Tnavy 2010-3-13	53935	apptone 2010-12-17 13:00
[招聘] 和芯星通招聘Senior Ic Design Engineer和senior embedded Software Engineer	unicorecomm 2010-12-16	23341	demonsolar 2010-12-16 23:17
有关CCD+FPGA+LCD图象捕获并显示系统设计思路，请大家帮帮忙	casio1 2007-7-16	33349	billzhou06 2010-12-16 17:28
[活动] 济南Xilinx嵌入式研讨会	greenpine 2010-12-16	02666	greenpine 2010-12-16 16:27
[转贴] 全国高校FPGA教学师资培训班	unbj8 2010-12-6	22729	unbj8 2010-12-16 16:15
[资料] xilinx Virtex-5 FPGA产品价格查询	andersonli 2010-12-16	03876	andersonli 2010-12-16 11:31
[讨论] 关于Verilog HDL中的的非阻塞赋值问题	iceinsky 2010-12-7	83303	雨打溪风 2010-12-15 19:22
[求助] 求编译原理紫龙书龙书（机工第二版）	bluefox3782 2010-12-15	12691	Daniel10003 2010-12-15 16:59
如何快速完整下载 opencores的project	yinsongzhu 2008-6-30	78235	llj221 2010-12-15 15:20
[讨论] 如果搞一个Modelsim的培训，有公司感兴趣吗	eric_luo 2010-12-13	34557	晓风无痕 2010-12-15 13:41
[资料] hls_bluebook.pdf	ttxz2009 2010-12-14	13065	uqmeuqmeuqme 2010-12-15 10:33
[求助] nios ii uart如何调试	bitililu 2010-5-5	35029	lixqing 2010-12-15 06:49
[求助] synopsys 启动后怎么一直处于这个状态	sanxingstar 2010-12-14	22768	yangyuf1 2010-12-15 00:19
[讨论] ise10以上和spnplify2009的综合差别有多少啊	zyffpga 2010-12-14	12044	demonsolar 2010-12-14 22:51
关于verilog中地址线的问题	xjtu_zhanglei 2008-5-7	44695	xiaobing2003 2010-12-14 20:30
[求助] 关于core的问题	bigassli 2010-12-14	43929	benjaminweber 2010-12-14 20:09
[讨论] 请教有什么电路可以将输出的时钟改变它的占空比，但周期不变	eewater 2010-11-21	54145	hunao2000 2010-12-14 20:00
[求助] CHIP散热点分析	red_0220 2010-1-5	12744	slenderluck 2010-12-14 17:21
[讨论] 从事哪个行业的FPGA好？ ...2	zhouliang 2010-11-7	198153	zyffpga 2010-12-14 16:26

1 ... 687 688 689 690691692 693 694 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31231|排名: 54

快速发帖

浏览过的版块

站长推荐 /1